基于FPGA的北斗导航电文译码器的研究与设计
2016-04-13郭里婷陈伟强
网络安全与数据管理 2016年1期
杨 坚,郭里婷,陈伟强
(福州大学 物理与信息工程学院,福建 福州 350002)
基于FPGA的北斗导航电文译码器的研究与设计
杨 坚,郭里婷,陈伟强
(福州大学 物理与信息工程学院,福建 福州 350002)
通过对北斗导航电文BCH纠错编译码方式的深入理解和研究,提出了一种基于并行数据处理的BCH译码器的设计方案。该方案利用FPGA对BCH电文进行并行处理,在一个时钟周期内实现电文译码,提高了BCH解码模块的译码效率;同时给出了系统各个模块的Modelsim仿真结果与分析,验证了设计的可行性。本设计对提高接收机的基带数据处理性能有一定的参考和指导意义。
北斗导航电文;BCH译码;并行处理;译码效率
0 引言
北斗卫星导航系统是中国正在实施的自主发展、独立运行的全球卫星导航系统,是继美国的全球定位系统(GPS)、俄罗斯的格洛纳斯卫星导航系统(GLONASS)之后第三个成熟的卫星导航系统[1]。2013年12月,《北斗系统公开服务性能规范(1.0版)》和《北斗系统空间信号接口控制文件(2.0版)》正式发布,意味着北斗卫星导航系统对区域提供的服务正式进入规范标准阶段。其中空间信号接口控制文件对北斗卫星导航系统的目标和B1I、B2I信号结构进行了详细定义[2]。
随着北斗系统的不断完善以及应用的深入,用户对北斗接收机的性能要求越来越高。为了提高接收机性能,设计方案必须考虑处理器的资源、速度以及存储空间等参数。如果接收机的大部分基带信号能够通过FPGA并行处理,那么对提高接收机的性能就具有非常大的意义。……
登录APP查看全文
