蔡 壮，叶 强



一种低损耗LTCC威尔金森功分器设计

蔡 壮，叶 强

（中国计量大学 信息工程学院，浙江 杭州 310018）

设计了一种低损耗LTCC威尔金森功分器。采用低温共烧陶瓷技术，达到器件小型化设计的目的。利用交叉叠层的方法，减小了两路电路自身的寄生电容从而减小了功分器的插入损耗。为了验证该设计的可行性，采用这种结构设计制作通带为1 425~1 900 MHz的威尔金森功分器，加工后测得其插入损耗小于–3.25 dB，尺寸仅为3.2 mm×1.6 mm×0.9 mm。

低温共烧陶瓷；功分器；交叉叠层；低插损；寄生电容；小型化

随着集成电路、封装互连技术的快速发展，现代通信设备逐渐向小型化、轻型化、高可靠性、高集成度和低成本等方向发展。低温共烧陶瓷（Low Temperature Cofired Ceramics，LTCC）凭借其高集成度、高品质因数、高稳定性等特点已广泛应用于通信领域[1]。

相对于高温共烧陶瓷（High Temperature Cofired Ceramics，HTCC），LTCC使用更低的烧结温度（小于900℃），保证了内部可以用电导率较高的金属（如金属银）进行内部电路印刷，从而保证了较好的导电损耗。同时LTCC利用多层电路叠层工艺，将复杂的电路分为不同层，然后进行叠层，进一步提高了器件的集成度，是解决现在通信系统对器件小型化，高集成度要求的一个很好的解决方案。

在微波通信系统中，功分器有着重要的应用，它是将输入功率分成等分或成比例不等分的多功率的多端口元件，它将输入功率按照一定比例分配给不同的发射单元。因此功分器的性能好坏将会影响整个系统功率分配及合成效率。对于功分器，在要求的频带范围内，输出功率按照一定的比例进行分配，各个端口间有较好的隔离，输入及输出端口需进行匹配，以获得尽可能小的传输损耗。

目前印刷电路工艺（Printed Circuit Board，PCB）已日渐成熟，基于PCB工艺的功分器已经有较多的应用[2]，但相比于LTCC工艺其尺寸依旧很大且有着较大的插损。本文将利用LTCC多层陶瓷叠层工艺结合交叉叠层的设计方法，从减小功分器插入损耗着手，给出一种低损耗威尔金森功分器的小型化设计。

1 功分器原理及设计

二等分功分器是较为简单的三端口网络，为实现其较高的隔离度要求，采用经典的混合型功率分配器设计即威尔金森功分器。威尔金森功分器的原理主要是在功分器输出端加入隔离电阻从而达到端口匹配及增大其隔离度的目的[3]。加入隔离电阻之后，功分器则变为有耗三端口网络。由三端口网络的特性可知，有耗三端口网络可实现端口匹配并且输出端口具有较好的隔离度。当威尔金森功分器输出端口均匹配时，隔离电阻只消耗反射功率，故此功分器仍具备无损耗特性。威尔金森功分器电路模型如图1所示。该模型为LTCC工艺模型的π型等效电路，是对传统的威尔金森功分器集总参数模型简化所得。电路共两路，能量从Input输入，从Output1、Output2两端等分输出，其中每一路均可等效成为一个内埋电阻R1、内埋电感L1、寄生电容Cc及两个下地电容C1、C2。其中寄生电容Cc及内埋电阻为功分器插入损耗的主要来源。由于内埋电阻与内埋导体的电导率及模型所用的陶瓷材料有关，想要减小内埋电阻需要较高的加工成本。

图1 威尔金森功分器等效电路

为获得较大的电感值，LTCC功分器一般采用立体螺旋式电感，如图2所示。相对于平面式的电感，立体螺旋电感所占用的面积更小，有效电感值更大。但是由于其立体结构，在提供较大的有效电感值的同时电路自身会产生一定的寄生电容。等效电路如图3所示。但由于其复杂的结构，对其参数的提取主要通过定性的计算机仿真来实现。

图2 HFSS中立体螺旋式电感模型

图3 立体螺旋电感等效电路模型

文献[4]中给出立体螺旋电感在HFSS中提取的理论公式：

式中：eff为螺旋电感的电感值；1、2为螺旋电感等效的下地电容；c为电感自身所产生的寄生电容。由公式（4）可知减小寄生电容c可有效增加电感的自谐振频率。

文献[5]中给出金属片之间电容量的计算公式：

式中：为介质层的介电常数；为极板面积；为静电力常数；为两极板之间距离。由上式可知减小极板面积和增加两极板之间距离均可减小电容量。微波系统中电感所产生的寄生电容很难用公式来量化计算，但根据公式（5）可得到改善寄生电容的方向。文献[5]中还给出，当电感的自谐振频率增高时，电路的值将呈现上升趋势。

本文利用交叉叠层，它的结构特点在于当金属导线每绕完一圈就从原本的金属层转换到相邻的金属层中。这意味着两段相邻金属导线之间的距离增大了一倍，从而达到减小寄生电容增大电感值改善功分器插入损耗的目的[6-8]。

2 三维建模仿真

本文将利用电磁仿真软件HFSS建立功分器模型并利用交叉叠层的方法设计功分器两路输出电路。根据电路模型利用LTCC工艺叠层与通孔技术进行多层叠层来实现。具体三维模型如图4所示。模型中电感层通过交叉叠层的方式，模型内部电路部分共6层，从下至上依次为屏蔽层、输入端电感层、四层交叉叠层的输出端电感层。功分器利用LTCC多层陶瓷叠层工艺，每层电路均由印有相应电路的陶瓷基片组成，需要相连的两层电路之间通过陶瓷基片中灌有银浆的通孔相连。如图4所示，两路输出电路通过两层电路之间的通孔相连实现交叉叠层，为进一步减小寄生电容，每一路电感的上下两层电感在方向上不重合。

图4 功分器模型

功分器能量从Input端输入，经过输入层流向交叉叠层的电感层，最后至Output1、Output2端实现输出。实际应用中由威尔金森功分器的特性要求两个输出端Output1、Output2中间需接一个100 Ω电阻[9-11]。

利用HFSS强大的仿真优化能力最后确定每层金属电感的尺寸大小，文中所设计的功分器采用相对介电常数为6.8的陶瓷材料，所在频段为1 425~ 1 900 MHz。根据指标要求，根据二功分器要求在要求通带内，理想状态下两路输出端的插损均在–3.0 dB，在实际情况下考虑到无源器件自身的损耗，通常要求其插入损耗小于等于–3.5 dB。文中利用交叉叠层的方法有效减小了两路电路的插入损耗，具体仿真指标如图5所示。两路电路的插入损耗21、31均小于–3.25 dB，同时通带内三个端口的回波损耗11、22、33均小于–17 dB，两个输出端Output1与Output2之间的隔离度│23│大于20 dB。

3 实际测试

根据所设计的模型，将低温烧结陶瓷粉制成厚度精确而且致密的生瓷带，在生瓷带上利用激光打孔、微孔注浆、精密导体浆料印刷等工艺制出每层所需要的电路图形，然后利用等静压机器将生瓷带按模型电路叠压在一起，随后按照模型所对应尺寸进行切割，切割完的器件需在900 ℃下烧结，再利用含钯银浆进行外电极端印，制作完成文中所述功分器。功分器实物如图6所示。功分器最终尺寸大小为3.2 mm×1.6 mm×0.9 mm。

图5 功分器的S参数

图6 功分器实物图

测试使用焊接方法，利用安捷伦5071B网络分析仪进行测试。将Input设为1端口，Output1、Output2分别设为2端口和3端口，测试结果如图7所示，在通带内插入损耗小于–3.25 dB，满足仿真设计指标，三个端口的回波损耗均小于–15 dB，两路信号的相位差小于3°，两输出端隔离度小于–19 dB，有着较好的隔离效果。

图7 功分器实测结果

4 结论

利用交叉叠层的方法，设计了一款小型化低损耗LTCC威尔金森功分器，通过交叉叠层，使每一路电感两层之间的距离增加一倍，从而减小了每一路电感自身的寄生电容，增大了电感值与电感的自谐振频率，从而达到减小损耗的目的。从仿真与实物测试结果都可看出，所设计的功分器插入损耗小于–3.25 dB，而通常威尔金森功分器的插入损耗一般在–3.5 dB左右[2]。该功分器凭借其小尺寸，良好的性能指标，会有较好的发展前景。

[1] SCRANTOM C Q ,LAWSON J C. LTCC technology: where we are and where we're going-Ⅱ[C]//IEEE MTT-S International Microwave Symprium Digest. NY, USA: IEEE, 1999: 193-200.

[2] 朱大勇, 傅世强. 一种改进Wilkinson功分器的设计[J]. 现代电子技术, 2013, 16: 131-132.

[3] 胡嵩松, 刘颖力, 张怀武, 等. 用于微波组件的LTCC Wilkinson功分器设计[J]. 电子元件与材料, 2011, 30(1): 56-58.

[4] 王美兰, 李天明, 郑宏宇, 等. LTCC五阶LC带通滤波器的设计与关键工艺分析[J]. 半导体技术, 2010, 30(11): 1130-1133.

[5] 蔡静. 片上叠层螺旋电感的优化和设计[D]. 上海: 华东师范大学, 2012.

[6] 王升, 陈劲松, 王永明. 一种微型化LTCC三路功分器设计[J]. 磁性材料及器件, 2012, 30(2): 50-53.

[7] NORIEGA F, GONZÁLEZ P J. Designing of LC Wilkinson power splitters [J]. RF Interconnect Interface, 2002(8): 18-24.

[8] BRADLEY P D, RUBY R, BARFKNECHT A, et al. A 5 mm×5 mm×1.37 mm hermetic FBAR duplexer for PCS handsets with wafer-scale packaging [J]. IEEE Ultrason Symp, 2002(1): 931-934.

[9] 何泽涛, 石玉, 尉旭波, 等. 片式小型化二路功分器的设计优化与实现[J]. 磁性材料及器件, 2009, 40(5): 44-46.

[10] FERRO ELECTRONIC MATERIALS. LTCC design guide [Z]. Ferro Electronic Materials Company, 2002.

[11] WU L, YILMAZ H, BITZER T, et al. A dual-frequency Wilkinson power divider: for a frequency and its first harmonic [J]. IEEE Microwave Wireless Compon Lett, 2005, 5(2): 107-109.

（编辑：陈渝生）

Design of low-loss LTCC Wilkinson power divider

CAI Zhuang, YE Qiang

(College of Information Engineering, China Jiliang University, Hangzhou 310018, China)

Used the technology of low temperature co-fired ceramics, a kind of low insertion loss Wilkinson power divider was designed. And it achieved the purpose of miniaturization of the device design. The insertion loss was decreased by reducing the parasitic capacitance of the two circuits using the method of stratified stacked inductor. Used the approved structure, a power divider with pass band in 1 425－1 900 MHz was designed. Test results denote that the insertion loss is less than –3.25dB, and the size is only 3.2 mm×1.6 mm×0.9 mm.

LTCC; power divider; stratified stack; low insertion loss; parasitic capacitance; miniaturization

10.14106/j.cnki.1001-2028.2016.07.012

TN626

A

1001-2028（2016）07-0049-04

2016-05-25

叶强

叶强（1964－），男，浙江余姚人，教授，从事微波无源器件设计及无源互调测量等方面的研究，E-mail: yeqiang0571@163.com；

蔡壮（1991－），男，江苏宿迁人，研究生，研究方向为微波无源器件设计，E-mail: cz5196@qq.com。

2016-07-01 10:50:43

http://www.cnki.net/kcms/detail/51.1241.TN.20160701.1050.012.html