李 薇

(上海航空测控技术研究所，上海，201601）



边界扫描技术在板级可测性设计中的应用探索

李 薇

(上海航空测控技术研究所，上海，201601）

摘要：随着硬件系统的规模不断庞大，其内部精度也逐渐增加，相关的测试工作难度越来越大，在这一过程中应用边界扫描技术则能够较好的解决这一问题。本文主要探讨了边界扫描技术的原理，从设计、优化等各个方便针对边界扫描技术在板级可测性设计中的应用。最终结果提示该技术能够显著降低测试时间，对于提高系统经济价值具有较好的作用。

关键词：边界扫描技术；板级测试；电路板

科学技术的发展使电子产品在开发和生产过程中的电路器件布局越来越复杂，给其检测工作造成了较大的阻碍，电路系统的可测性出现大幅度的下降，常规的测试探针难以接触到电路板引线，常规电路板BIT设计测试问题得不到解决。边界扫描测试（BST）所指的是面向电路板测试的芯片可测性设计手段，对存在于期间输出、输入管脚和内核电路之间的边界扫描单元以及外围电路进行测试，很大程度上提高器件的可控性。

1　基于联合测试行动组（JIAG）的可测性设计方法

1.1测试类型

通过边界扫描技术能够实现各个器件之间的相互连通，从而实现对器件与电路板静态功能侧测试以及器件本身的测试。首先是器件之间的联通路测试，也是边界扫描技术中最为基础的测试类型之一，其方法为从互联网络的一段边界扫描单元加载输出值，然后发出测试的命令，基于网络另一端的的边界扫描单元读值，依照输出的结果即可以判断故障现象。

第二是对期间与电路板的静态功能测试，并可以将其分为功能测试与簇测试。前者的基本方法是将测试矢量串行移位与器件中，或者是在电路板的数据输入端边界扫描单元发送命令，对比数据输出端的测试相应与正确相应之间的差异就能够结果。簇测试的方法是由待检测非扫描边界扫描器件周边的扫描器件提供测试通道，能够对测试相应数据进行读取，随后对比测试相应与正确相应，得到准确的测试结论。最后是器件的自测试，针对有JTAG自测试功能的器件进行测试的情况下，利用边界扫描测试的总线能够发送测试命令，实现对测试矢量加载以及响应的自动化，最后通过边界扫描测试总线对测试结果进行输出。

1.2可测性设计方法

可测性设计所指的是对电路与系统进行设计的同时考虑到系统测试的问题，当前，扫描器件与非边界扫描器件组装混合技术的电路板测试问题为主要研究对象。解决这一问题的思路则是通过电路板上边界扫描器件实现对非边界扫描器件的测试，要实现整版的边界扫描设计则需要置入更多的扫描结构，实现多个扫描链，主要实现的方法有三种：首先是对边界扫描器件予以置换。在对电路板进行可测性设计的过程中，应当选择具有相同功能的、有边界扫描结构的器件对原有器件进行置换，获得边界扫描机构，进而促使电路板获得可控性；第二是置入边界扫描结构，具体是通过扫描器件自带的边界扫描单元对非边界扫描电路进行控制；第三种是自建扫描结构置入的方法，原理在于通过现场可边界的程度在边界扫描结果中插入一个BIST内核，附加额外的边界扫描结构得到可测性技术。

2　PCB可测性优化设计方案

2.1PCB可测性优化策略

首先需要减少电路板的复杂性，通过实施电路板测试性能优化设计，对复杂性与测试性进行调整与改善，尽量达到二者之间的平衡。通常从两个方面进行调整：首先是确保测试性能得到改善的情况减少设计的复杂性；此外则是复杂性足够的情况下实现最大的测试性能改善。在调整设计复杂性的过程中，在确保可测性的基础上整体考虑线路板的设计问题，尽可能更少的使用额外的边界扫描器件。结合板上器件的相互连接关系进行描述，给出边界扫描结构的置入点。对置入点进行选择的时候尽可能使覆盖网络器件，减少额外其间的使用数量，实现对整个线路板网络的覆盖。通常情况下，边界扫描结构的置入点所处的网络连接的器件管脚数量越多，就能够为测试提供更多的信息，测试性就越高。

2.2可测性的方案的设计

结合实践经验，板级故障模型主要分为以下几种：首先是呆滞型、第二是短路型、第三是固定开路型。板结的节点模型主要分为直接导线相连节点、多个驱动节点、逻辑组件节点等。结合这一系列特征能够优化测试性设计。例如边界扫描板级测试的过程中，针对PCB器件之间的连线与管脚故障予以检测和隔离，实现系统编程。测试边界扫描版的通用策略为执行板级边界扫描基本结果的完整性。外部测试、内部测试与采样测试是边界扫描器件的主要方法。针对互连线的测试方法为基于测试控制器的控制，从互联网的一段通过边界扫描链串行注入测试向量，边界扫描单元加载之后发送测试命令，随之通过另一端边界扫描单元并实现采集程序，通过扫描链输出，根据结果即可判断故障的发生。但是当电路板系统上均为边界扫描器件的情况下，只要实现部分器件的首尾相连，其构成的扫描链即可以实现对电路板的测试。不过在大多数情况下，电路板系统中会或多或少的存在非边界扫描期间，这样的情况下需要对非边界扫描器件同时进行测试。通过对选择将非边界扫描器件进行分组，利用边界扫描器件实现对组和组的测试。如果还要进一步实现对于整版边界扫描设计，还需要置入更多的边界扫描结构，这些结构的应用能够构成扫描链路，这样电路板中任何一个内部点都可以作为测试点使用。实现了非边界扫描电路的包围，实现完全的扫描链路的测试。

参考文献

[1] 杜影,李洋,徐鹏程等.基于微控制器的嵌入式边界扫描解决方案[J] .计算机测量与控制,2014,22(3):686-689.

[2] 张惊蛰,谢永乐.一种电路板网络化诊断测试的可测性设计方法[J] .微电子学与计算机,2010,27(12):10-13.

The application of boundary scan technique to the design of board level testability

Li Wei
(shanghai aero measurement-control ling research institute,ShangHai,201601)

Abstract：As the size of the hardware system has a huge,is also a gradual increase in the interior accuracy,related to the difficulty of testing work is more and more big,the application of boundary scan technology in the process can solve this problem.This paper mainly discusses the principle of boundary scan technology,convenient from each design,optimization for the boundary scan test application in design of board level.The final results indicate that the technology can significantly reduce the test time,which has a good effect on improving the economic value of the system.

Keywords：boundary scan technology;board level test;circuit board

作者简介

李薇（1978-），女，汉族，硕士，高工，航空测控技术研究，研究方向：航空综合测试与故障诊断