杨立群李 威黄志洪孙嘉斌杨海钢*

1 引言

现场可编程门阵列（Field Programmable Gate Array, FPGA）的架构对在其上实现的电路性能有显著影响。架构指FPGA内部可编程逻辑单元的结构以及逻辑单元之间的互连结构，其可由一系列的架构参数进行表征。随着工艺尺寸的缩减以及应用电路的复杂化，FPGA架构设计过程中需要考虑的架构参数日益增多。所有架构参数的组合构成了FPGA的架构设计空间，显然，从呈指数型扩增的FPGA架构设计空间中快速选择一个满足设计指标的优化架构成为FPGA设计初期需要解决的重要问题。

一种传统的架构选择方法是借助特定 CAD流程工具，例如 VTR[1]，来探索 FPGA 架构设计空间[24]-。设计空间中的所有待选架构通过VTR获得相应的性能，如面积、延时等。通过对所有架构的性能进行比较，获得最佳性能（最小面积或最小延时）的架构被选作最优架构。由于 VTR包含综合、映射、装箱、布局和布线一系列步骤[5]，并且设计空间随着架构参数增长，因此将设计空间中的每一个架构通过 VTR来获得相应的性能非常耗时且不符合工程应用实际。另一种解析建模方法通过构建FPGA性能解析模型来对FPGA架构设计空间进行探索[69]-。解析建模方法手工推导FPGA架构性能关于架构参数的数学模型[1012]-。基于该性能模型并借助于几何规划，就可从设计空间中获得满足具体设计指标的优化架构。这种方法省时，而且推导出的性能模型是关于架构参数的显示模型，更加直观。然而，在模型推导过程中进行的一些简化和假设使得该性能模型不是十分精确和通用。……