朱晓宇 ，居水荣，石乔林，李 华

（1. 江南大学物联网工程学院，江苏 无锡214122；2. 中国电子科技集团公司第58研究所，江苏 无锡 214035）

1 引言

流水线ADC以其精度、速度、功耗等性能的良好折衷[1]，成为奈奎斯特型模数转换器中的研究热门。采样保持电路作为流水线ADC的第一级，其性能直接制约了ADC整体性能的提高。

本文设计的采样保持电路通过全差分结构及底极板采样技术，有效地抑制了电荷注入效应，时钟馈通及偶次谐波失真。采用改进的栅压自举开关减小了开关面积，有效地减小了开关的导通电阻，减小信号的非线性失真[2]。设计了折叠式共源共栅两级运算放大器，采用共源共栅密勒补偿，保证系统稳定性的同时减少了有限增益引起的误差[3]。选取的电容翻转型结构，其近于1的反馈系数降低了对运放单位增益带宽的要求，降低了系统功耗[4]。

2 采样保持电路结构

本文所采用的电容翻转采样保持电路结构如图1所示。

图1 电容翻转采样保持电路

其中clk1和clk2为两相不交叠时钟。在clk1为高电平时，电路工作在采样相，Cs底极板通过栅压自举开关跟随输入信号，顶极板与输入共模信号相连，顶极板远离衬底，因而其较小的寄生电容提高了采样精度。clk1’与clk同相，在clk1断开之前，clk1’提前关断，此时Cs无信号回路，电荷不再变化，因而开关断开时的电荷注入效应不再影响采样电容上的电荷。当clk2为高电平时，电路工作在保持相，采样电容下级板直接连接至输出端，根据运放虚短及电荷守恒，差模输出电压等于输入差模电压。……