兰亚柱 杨海钢 林 郁



动态自适应低密度奇偶校验码译码器的FPGA实现

兰亚柱①②杨海钢*①林 郁①

①(中国科学院电子学研究所可编程芯片与系统研究室 北京 100190)②(中国科学院大学 北京 100049)

在复杂深空通信环境中，自适应能力的强弱对低密度奇偶校验(LDPC)码译码器能否保持长期稳定工作具有重要影响。该文通过对DVB-S2标准LDPC码译码器各功能模块的IP化设计，将动态自适应理论参数化映射到各功能模块中，实现动态自适应LDPC码译码器的设计。基于Stratix IV系列FPGA的验证结果表明，动态自适应LDPC译码器可以满足不同码率码长及不同性能需求下的译码。同时，单译码通道可以保证译码数据信息吞吐率达到40.9~71.7 Mbps。

LDPC码译码器；动态自适应；DVB-S2标准；FPGA

1 引言

DVB-S2是欧洲数字视频广播联盟在2004年提出的第2代卫星数字视频广播通信标准。DVB-S2标准采用低密度奇偶校验(Low Density Parity Check, LDPC)码作为信道编码的解决方案。

20世纪60年代初，LDPC码首次被提出[1]。在后续数十年中，除了Tanner图理论外，LDPC码很少有进一步的实质性研究成果。90年中后期，文献[2]通过一系列创新性研究，促使LDPC码迅速成为信道编码领域关注和研究的热点。

在国内，文献[3]对DVB-S2标准相同码长、不同码率的LDPC码纠错性能进行了对比分析，并未涉及硬件逻辑实现及验证。文献[4]针对DVB-S2标准LDPC码的改进最小和译码算法，提出一种FPGA实现方案，但其在码长及码率灵活度方面不足。

在国外，文献[5]基于DVB-S2标准LDPC码提出一种可以支持所有码率的LDPC译码器实现方案，但是该方案需要消耗的硬件逻辑存储资源过大。……