修思文,李彦哲,黄 凯,马 德,晏荣杰,严晓浪

（1.浙江大学超大规模集成电路研究所,浙江杭州310027；2.杭州电子科技大学微电子CAD所,浙江杭州310018；3.中国科学院软件研究所,北京100080）

面向MPSoC性能评估的高速缓存建模技术

修思文1,李彦哲1,黄 凯1,马 德2,晏荣杰3,严晓浪1

（1.浙江大学超大规模集成电路研究所,浙江杭州310027；2.杭州电子科技大学微电子CAD所,浙江杭州310018；3.中国科学院软件研究所,北京100080）

分析现有的面向MPSoC性能评估的高速缓存建模技术的缺点,提出用于本机模拟的静态分析和动态标注相结合的缓存建模技术.该技术采用GCC剖析,避免了命中判断时标签比较,扩展了缓存更新的粒度.建立准确的指令和各类型变量在目标平台的地址映射表,提高了仿真速度和评估的准确性.该技术支持对多级缓存的建模,扩展了对多处理器平台的支持.实验结果表明,该技术的评估速度和准确性均优于现有技术.

MPSoC性能评估；高速缓存建模；本机模拟；GCC剖析；静态分析；动态标注；多级缓存

随着嵌入式领域应用需求的不断提高,多核系统芯片（MPSoC）的体系结构和设计规模变得愈加庞大与复杂,迫切需要高效、准确的性能评估技术,以实现快速的软硬件架构探索［1-2］,缩短产品的上市时间.MPSoC性能评估技术已逐渐成为电子系统级设计领域的前沿和热点［3］.为了使性能评估足够精准,必须考虑各系统组件的影响.其中,高速缓存（cache,以下简称为缓存）尤为重要,对整个系统性能的影响很大.构建高效、准确……