张 彬

(中国电子科技集团公司第四十六研究所 天津 300200)

0 引 言

随着半导体行业的蓬勃发展，对于硅外延来说，客户需求量的增大也伴随着外延厂家日新月异的技术推动与技术革新。[1]

对于 pe3061型号外延炉来说，它拥有平板炉的厚度均匀性优势，同时也有腔体小、生产周期短、成本低等优点，在生长20～50,μm 厚度的外延片时具有最佳的工作效率及最经济的使用成本。

鉴于机台的能力出众，如何尽快优化工艺水平、节约成本、增加产量已成为新的矛盾，在近 1个月的工艺调试过程中，除厚度均匀性的调节耗时过长之外，滑移线的问题一直存在且成为了阻碍工艺验收以及新品验证的一大问题。本文将就pe3061设备掺Sb衬底厚层外延工艺滑移线控制成果做出简要分析。[2]

1 缺陷成因分析

滑移线产生于外延生长过程和升降温过程，片内某些点的应力总值大于外界临界应力总值。生长过程中伴随着生长应力(机械应力)，升降温过程带有热应力。生长应力的成因是由于衬底中心到边缘的淀积速率不同从而使淀积厚度不均匀。热应力也是由于单片衬底在片槽各处受热的不均匀而导致的。[3]

pe3061机台的主要影响因素为：①温度爬升过快；②淀积温度过高；③温度曲线不平整，即温场不均衡；④生长速率过快；⑤外延片没有入槽；⑥其他外界环境不达标。

2 试验方案

根据滑移线形成的几种情况逐一排查，确定最大影响因子并解决滑移线缺陷。即调整温场均匀性、降低生长速率、降低生长温度。[4]

温场控制方法为：将温度传感器探头置于反应腔体内，沿径向取一定半径进行测量，12个点多次测量取平均值。温度的控制源于高频线圈，其中线圈位于反应腔正下方，如图 1所示，线圈高度越高，对应该位置的温度越高。

图1中内圈为152.4,mm片槽，略大于150,mm，外延生长时主参向右。1、2、3号线圈不可旋动，4～12号线圈为可调线圈，其中 4、5、6 号有两个调节旋钮，7、8、10、12 号有 3 个调节旋钮，9和11号有4个调节旋钮。对于同一台外延炉同一编号的线圈高度需要保持一致，以保证温场均匀性。由图 1分析，对于 152.4,mm 外延片的生长最好使 6、7、8、9的温度趋于一致，相差±5,℃。在 104号机台做了温场试验，数据如表 1所示。

图1 线圈示意图Fig.1 Schematic diagram of coils

表1 温场测试Tab.1 Temperature field test

其中试验三使用了不同的升温程序，取得了保持不同温度下的温度差异对比，曲线如图2所示。

图2 不同温度的温度升温差异对比Fig.2 Temperature difference contrast

可见温度的起伏程度控制在 0.5%,之内，已达到了温场的需求。

接下来的试验采用了单一变量对比的方法，进行了相同生长温度改变硅源流量、相同硅源流量改变生长温度、相同硅源流量相同生长温度改变局部温场的试验，得到了若干试验数据。

3 结果分析

①相同的生长温度，硅源流量降低时，淀积速率降低，滑移线长度变短、变稀疏。②相同的硅源流量，生长温度降低时，滑移线长度变短、变稀疏，淀积速度每降低 5,℃有近 1/100的降低。滑移线的改善效果较改变硅源流量明显。③相同的生长温度和硅源流量，改变局部温度，滑移线有改善，但伴随着相应部位电阻率的波动，牺牲了电阻率的均匀性，对少量的滑移线有改善效果(只主参对面边缘的少量滑移线)。

4 结 论

经过七炉调试试验，滑移线长度由 2,cm以上降低到0.5,cm 左右，成功改善了滑移线，掺 Sb衬底厚层外延片的生长温度由单片 1,080,℃降低到单片 1,065,℃，满布较单片温度降低了20,℃，为1,045,℃，其原因在于设备上显示的是腔内温度探针测量值，1,065,℃为基座温度，1,045,℃为硅片表面温度，腔体内单片时，探针扫描的 80%,为基座温度，而基座温度要高于硅片表面温度，测温探针在满布情况下扫描的温度为硅片表面温度，探针的灵敏度不足以快速区分基座与硅片间隙的温度差，所以才有了温度相差 20,℃的这个相对值而不是理论值。

在调整了温场的均匀性后，上述试验结果的 3种方法，即增加有滑移线出现的局部位置温度、降低生长温度、降低硅源流量放缓淀积速度，均有减小滑移线缺陷的作用，其中降低生长温度也有着降低淀积速度的效果，但是速率变化不明显，在温场稳定的条件下，降低生长温度的方法得到的效果要优于其他方法。在温度降低 5,℃时，速率变化不大，延长 100倍的生长时间才会有较明显的影响，认为可以忽略。相同温度下Source15降低到12时，生长速率由2.015降低到1.819，降低幅度较大，导致生长周期变长，如采用这种方法还需考虑并计算时间及成本。■

［1］王英，何杞鑫，方绍华.高压功率 VDMOS管的设计研制[J].电子器件，2006，29(1)：5-8.

［2］Kwong M Y.Series resistance calculation for source/drain extension regions using 2-d device simulation[J].IEEE Trans actions on Electron Devices，2002，49(11)：1882-1886.

［3］Zingg R P.On the specific on-resistance of high-voltage and power devices[J].IEEE Transactions on Electron Devices，2004，51(3)：492-499.

［4］赵丽霞，袁肇耿，张鹤鸣.高压 VDMOS用外延片的外延参数设计[J].工艺技术与材料，34(4)：348-350.