多模式多时钟域芯片的物理设计方法*

2015-06-07覃晓莹郑湘南王政集

中山大学学报(自然科学版)(中英文) 2015年3期

覃晓莹，郑湘南，王政集，粟涛

(中山大学物理科学与工程技术学院，广东广州510275)

随着集成电路产业的蓬勃发展，电路集成的功能不断增多。在一个集成电路的设计中，往往包含着许多不同的时钟域。同时，为了提高集成电路的可靠性，保证量产出来的集成电路芯片能正常工作，并降低测试成本，芯片中除了包含正常的工作模式外，还包含了存储器内建自测试MBIST(Memory Built-in Self-test)模式和扫描链测试(Scan Chain Test)模式。

物理设计是实现数字集成电路的关键和难点。改进物理设计流程，探索物理设计的规律一直是数字集成电路设计研究的热点［1－6］。

针对多模式芯片的物理设计，Synopsys ICC(IC Compiler)设计工具提供了一种名为MCMM(Multi-Corner，Multi-Mode)［7］的方法。该方法允许为每个工作模式创建独立的时序约束文件［8］，实现多种模式同时优化和验证。这种方法已被广泛应用，成为一种标准的设计流程。

本文认为，对于采用130 nm及以上工艺，包含多种模式和多个时钟域，且时钟复杂度小、总体频率较低的芯片，可以通过改变时序约束，实现芯片多模式归一化的物理设计。据此，提出了一种有别于MCMM的新方法，称为混合模式 (Mix-mode)设计方法。该方法可以把三种模式下独立的时序约束文件合并精简为一个，并通过将所有时钟周期值设置为某个最小周期值的整数倍，解决多模式多时钟域芯片中的跨时钟路径问题，保证芯片在三种模式下都能正常工作。