APP下载

一种基于FDR的高测试质量测试压缩方法

2015-04-20尤志强胡娜

湖南大学学报·自然科学版 2015年2期

尤志强 胡娜

摘要:FDR编码方法有效地降低了测试数据量,但其测试集中的无关位全部填充为0,平均每个测试向量检测的故障数目较少,测试质量较低.为了提高测试质量,并进一步提高测试数据压缩率,本文基于FDR方法提出了一种利用上一个测试向量的响应填充该测试向量中无关位的测试压缩方法.该填充方法提高了测试向量中无关位填充的随机性,从而提高了测试集的测试质量.提出方法的压缩效率与测试向量的顺序有关,基于最近邻居算法对测试集进行排序,降低了测试响应与下一个测试向量之间不相同的位数,对测试响应和测试向量差分处理后再进行FDR编码,从而降低了测试数据量.ISCAS89电路中几个大电路的实验结果表明,与FDR相比该方法的测试质量平均提高了5.9%,测试数据压缩率平均提高了2.5%,而只需要增加一个异或门的硬件开销.

关键词:测试质量;测试数据压缩;无关位;FDR编码

中图分类号:TP302 文献标识码:A

随着超大规模集成(VLSI)电路制造工艺的不断进步,越来越多的知识产权(IP)核被集成到一个芯片上,测试数据量急剧增长.庞大的测试数据对昂贵自动测试设备(ATE)的存储性能、I/O通道数和频率提出更高的要求,同时增加了测试应用时间,提高了测试成本.因此,如何降低测试成本成为集成电路(IC)测试的一个重要研究课题.

测试数据压缩方法能够有效地减少测试数据量,降低存储和测试设备数据传输通道数量的需求.同时,经过适当设计,还可以降低测试应用时间和测试功耗.目前,测试数据压缩技术主要有3大类:1)线性解压方案[1-2];2)基于广播式扫描的方案[3];3)基于编码的压缩方案[4-7].

许多编码压缩方法利用测试集中的无关位X.FDR [4]是一种0游程编码,X都被填充为0以增加0游程的长度.文献[5]提出了一种EFDR编码,通过添加一个区分位,同时对0游程和1游程编码.文献[6]提出了交替游程编码,不需要添加区分位,对0游程和1游程交替编码,不仅能降低测试数据量还能减少测试功耗.在文献[7]中,测试集被分成等长的数据块,使用动态参考向量机制,利用前一块的信息对后一块数据进行编码.

在FDR编码中,无关位X都被填充为0,虽然提高了测试数据压缩率,但这种填充方式,使得测试向量中0的比率很高,平均每个测试向量检测的故障数目较少,降低了测试集的测试质量[8].

1测试压缩方案和解压缩结构

通常测试集中无关位X的比率较高,而测试质量与测试向量无关位填充方式有关.通常来说,测试向量中无关位的填充值随机性越好,测试质量越高.为了提高测试质量,我们考虑到测试向量和测试响应的相关性较弱,在新的测试压缩方案中,测试向量的无关位不再全部填充为0,而是根据前一个测试向量的响应值来填充下一个测试向量的无关位.

例1在图1(a)中有3个测试向量和对应的测试响应,首先倘若把第一个测试向量无关位填充为0,故障模拟后得到测试响应r1′,然后根据r1′填充测试向量t2中的X,故障模拟后得到测试响应r2′,再根据r2′填充测试向量t3中的X,故障模拟后得到测试响应r3′.填充无关位后的测试向量和测试响应如图1(b)所示.与图1(a)中测试向量的无关位全部填充为0相比,图1(b)中测试向量每位的取值随机性较好,通常可以获得更高的测试质量.

2测试向量/响应重排序方法

本节针对带无关位的测试集进行排序.对于相邻的测试向量和每个触发器,我们将测试响应和测试向量对RTP用(rik,tjk)表示,其中k为触发器编号.差分向量中对应的位为RTP中rik与tjk的差分.如果RTP为(0,0), (1,1) ,则差分向量中对应的位为0;而如果为(1,0), (0,1),对应的位为1.对于 (0,X) ,(1,X)通过填充X为其对应的响应值,其差分向量对应的位为0;而对于 (X,0), (X,1),如果同时将多个响应中的X填为其测试向量值,有可能产生矛盾.因此,我们不能简单地用它们之间不相容的位数来计算差分向量中1的个数.如果RTP为(X,X),可以先确定测试响应中的X,再用该值将测试向量中的X填充,其差分向量对应的位为0.注意到,虽然RTP为(0,0), (1,1)和 (0,X), (1,X), (X,X)时其差分向量对应的位为0,在排序中若优先考虑(0,0), (1,1)的情况,可以获得较好的压缩效果,应该为其分配更佳的权值.表1为权值表,R代表响应值,T代表测试向量值,表中为具体RTP的权值.如,w0,1是为(0,1)分配的权值.

不排序测试向量得到的差分向量用FDR编码压缩后为00 1000 110011 1010 1001 1010,共计24位;而对测试向量排序后得到的差分向量用FDR编码压缩后为00 1001 11100000 110001,总计20位.从本例中可以看出,使用距离排序可获得更高的压缩率.

3实验结果

我们对提出的测试压缩方法进行了实验,用Synopsys公司的TetraMAX生成测试向量,实验电路为ISCAS89电路中最大的几个电路.在实验过程中分别取几组不同的权值,取结果最优的一组权值.最优的权值与例3中的相同.

表2为不同测试集中无关位填充方式测试质量的实验结果.第1列为电路名称,第2列为随机填充每个测试向量平均能检测的故障数,第3,4列分别为用0填充和提出填充方案平均每个测试向量检测的故障数与随机填充方法的比值.由实验结果可以看出,用提出填充方案填充的测试集可以获得与随机填充相当的测试质量,与0填充方式相比,提出方案平均每个测试向量多测5.9%的故障.

FDR编码的压缩率,第6列为本文方法的压缩率.实验结果表明与FDR编码方法相比,本文方法平均压缩率要高2.5%.其中计算压缩率如式(2)所示.

压缩率=(TD-TE)×100%/TD (2)

其中TD为原测试集的大小,TE为压缩后的测试集大小.

4结论

本文提出了一种利用前一个测试向量的响应填充当前测试向量无关位的方法,增加了填充的随机性,提高了测试质量.为了进一步提高测试压缩率,利用最近邻居算法对测试集进行排序.研究结果表明,本文方法简单可行,提高了测试质量和测试压缩率,而增加的硬件开销可以忽略不计.许多用来提高FDR方法压缩率的技术同样适用于本方法,这些改进将在下一步工作中体现.

参考文献

[1]XIANG D, LI K, SUN J, et al. Reconfigured scan forest for test application cost, test data volume and test power reduction[J]. IEEE Transactions on Computers, 2007, 56(4): 557-562.

[2]XIANG D, CHEN Z, WANG L T. Scan flipflop grouping to compress test data and compact test responses for LauconCapture delay testing[J]. IEEE Transactions on Design Automation of Electronic Systems, 2012, 17(2): 18.

[3]YOU Z Q, WANG W Z, LIU P, et al. A scan disablingbased BAST scheme for test cost and test power reduction[J]. IEICE Electronics Express, 2012, 9(2): 111-116.

[4]CHANDRA A, CHAKRABARTY K. Test data compression and test resource partitioning for systemon achip using frequencydirected runlength(FDR) codes[J]. IEEE Transactions Computers, 2003, 52(8):1076-1088.

[5]EIMALCH A H. Test data compression for systemonachip using extended frequencydirected runlength code[J]. IET Computers & Digital Techniques, 2008, 2(3): 155-163.

[6]YE B, LUO M. A new test data compression method for systemonachip[C]//Proc IEEE International Conference on Computer Science and Information Technology (ICCSIT). Chengdu, 2010:129-133.

[7]YI M X, LIANG H G, ZHANG L, et al. A novel Xploiting strategy for improving performance of test data compression[J]. IEEE Transactions on Very Large Scale Integration(VLSI) System, 2010, 18(2): 324-329.

[8]CHO K Y, MITRA S, MCCLUSSKEY E J. California scan architecture for high quality and low power testing[C]//Proc IEEE International Test Conference. Santa Clara, 2007:1-10.