王 豪 刘 博 张旭光

上海航天电子技术研究所，上海201109

静态存储器(Static Random Access Memory，SRAM)型现场可编程门阵列(Field Programmable Gate Array，FPGA)功能强大，具有可重复编程、开发周期短等显著优势，已越来越多地应用于国内外航天领域。但SRAM型FPGA抗空间辐射能力较弱，容易发生单粒子翻转(Single Event Upset，SEU)［1-2］问题，对卫星功能造成了不同程度的故障，因此必须采取一定的抗辐加固措施以提高其可靠性。

本文研究了一种采用三模冗余(Triple Module Redundancy，TMR)并对FPGA配置区域进行定时刷新的抗辐加固方案，同时对该方案的可靠性和安全性进行了评估，最后给出了评估结果。

1 SRAM型FPGA单粒子翻转解决方案

SRAM型FPGA内部的配置区——配置存储器、功能区——块存储器、触发器等都是单粒子翻转的敏感区。当一个高能带电粒子穿过灵敏区时，将会使FPGA器件内部导通管截止、截止管导通，引起器件逻辑状态翻转——即单粒子翻转［3］。因此，必须采取一定的抗辐加固措施以应对空间高能粒子对SRAM型FPGA造成的单粒子翻转(SEU)故障。

设计中常采用三模冗余(Triple Module Redundancy，TMR)［4］技术对要在 FPGA内实现的硬件设计进行保护。图1所示为采用三模冗余架构的FPGA系统原理框图，可以看出这种方法通过嵌入冗余处理机制到用户应用来屏蔽故障，从而获得正确的输出，本质上是一种利用硬件冗余或信息冗余进行故障屏蔽的容错方法。

图1 三模冗余原理框图

然而，冗余容错方法无法改变FPGA的配置内容，所以对于发生在配置存储器中的SEU并无纠正能力，若SEU积累将使得TMR失效，最终导致故障发作。

针对三模冗余(TMR)系统无法纠正存储区中发生的SEU故障，本文提出一种三模冗余加回读刷新的解决方案，应对空间FPGA单粒子翻转。……