季 伟 ，苏淑靖 ，乔文生 ，张 斌

（1.中北大学 仪器科学与动态测试教育部重点实验室 电子测试技术国家重点实验室，太原 030051；2.中国航天科工集团第六研究所601所，呼和浩特 010076；3.中北大学 经济与管理学院，太原 030051）

随着信息技术的发展，采编存储器的采样速度、通道数、精度也随之提高[1-2]，但是对其通用性也提出了要求。本设计采用FPGA（现场可编程门阵列）作为控制芯片，设计了16通道可以设置为不同采样率的同步采编存储器，该存储器还具有掉电监测功能和FLASH断点保护功能。本设计利用VHDL的并行特性，充分发挥了FPGA改动灵活方便和并行控制的特点[3]，克服了多通道同步采集、不同采样率ADC数据混合编帧和断点保护等设计难点，提高了所设计的采编存储器的通用性。

本文设计的数据采编存储器可以同步采样16路0 V～5 V的模拟电压信号，可选择1 kS/s，5 kS/s，10 kS/s，25 kS/s和50 kS/s 5种采样率，具有0.1%FS的精度。

1 总体方案设计

采编存储器内的16路输入采集卡功能框图如图1所示。采集卡由阻抗匹配、减法电路、四阶抗混叠滤波器、放大电路、8路同步采样ADC、基准电压源、掉电检测电路、控制单元和背板总线组成。FPGA选用了XILINX公司的低成本Spartan-3E系列中的XC3S500E，可提供50万个系统门数、4656个Slice、73 kb分布式RAM和360 kb块RAM容量。其可灵活配置、低功耗的特性足以满足设计要求。

图1 采编存储器总体设计图Fig.1 Acquisition overall diagram

系统工作原理为16路模拟信号从输入接口接入，经过16路模拟信号调理，由FPGA控制ADC实现模数转换、编帧、存储，数据通过背板总线上传。为了满足通道数和采样精度的设计要求，实现同步采集，提高电路集成度，ADC采用ADI公司的AD7606，它可以8通道同步模拟采样，处理±5 V真双极性输入信号，有高达1 MΩ的固定输入阻抗，采样率最大达200 kS/s。……