黎铁军，孙 岩，邹 京，张秀峰

（国防科学技术大学计算机学院，湖南 长沙 410073）

1 引言

随着集成电路技术的发展，多核多线程持续为通用微处理器带来更高性能，但访存带宽和延迟性能提高缓慢，这导致了存储墙问题。DDR3作为典型并行总线结构被广泛应用于内存总线设计中，以提高访存带宽和降低访存延迟，但并行总线的电源完整性和信号完整性问题突出［1，2］，而且随着传输速率的不断提高，这些问题成为限制传输速率进一步提高的瓶颈。

FT1500是一款面向高性能计算的通用微处理器，该处理器采用16核64线程结构，设计主频1.5GHz，峰值性能120GFlops，通过四个72位DDR3存储控制器访问片外存储器，DDR3设计速率1 333Mbps。本文重点研究FT1500芯片高速DDR3封装设计，解决高频情况下的电源完整性和信号完整性问题。

针对DDR3的封装设计问题，本文提出了仿真驱动的封装设计方法，在设计之初通过前仿真制定准确的设计规则和目标，在设计过程中通过仿真驱动设计优化，在设计完成后用后仿真验证设计。实测结果表明，FT1500芯片的DDR3接口可以稳定工作在1 400Mbps，达到了设计目标。

2 仿真驱动的封装设计

本文提出的仿真驱动的封装设计流程如图1所示。

仿真驱动的封装设计流程包含三个主要步骤：

前仿真：确定I／O及关键电源网络的目标电感与目标电阻，确定高速信号的走线宽度与线间距，验证仿真模型的准确性。

Figure 1 Full flow of package and PCB simulation图1 完整的封装与PCB仿真流程

设计与仿真协调优化：在封装与PCB设计中并行地进行PI仿真，提前找出设计存在的问题，指导设计者进行优化，PI与封装设计联合仿真包含数次迭代设计与仿真，直到达到设计目标。……