何航峰，郑步生

(南京航空航天大学电子信息工程学院，南京210016)

一种DSP高可靠性快速数据传输方法的研究*

何航峰，郑步生*

(南京航空航天大学电子信息工程学院，南京210016)

为了避免DSP串行数据传输容易出现数据不同步、误码率高的情况，介绍了一种以DSP为核心，通过FPGA/CPLD扩展外设，采取帧同步和CRC校验的数据传输方法。该设计在DSP数据传输硬件设计的基础上，依靠有限状态机帧同步法和按字节计算CRC，将两种方法相结合定义新的通信协议，将数据存放于所约定的数据帧中进行传输。测试结果表明该方法提高了整个DSP系统的效率、稳定性和安全性，适用于众多信息量大、高速数据传输的场合。

DSP;FPGA/CPLD;数据传输;CRC校验;帧同步

1 系统结构

图1 系统组成结构框图

从图1可以看出，DSP通过外部存储器接口EMIF与FPGA/CPLD相连，FPGA/CPLD再与串口控制芯片、AD芯片等外部芯片相连。通过配置EMIF和中断，达到了扩展DSP外部接口的功能;同时FPGA/CPLD又可以兼做数据预处理和缓存设置，从而能缓解DSP的压力［1，5］。

在软件运行上，DSP除了完成相关运算工作外，还要处理各种中断服务。若中断服务程序占用时间较长，在中断程序运行时又产生了新的中断，可能会造成数据的丢失。为了保证数据的可靠性和高速性，需要在通信过程中加入一种通信协议［4-6］。本文定义的通讯协议:将数据以数据帧传输，并在其中加入特点规则的同步和校验。图2所示的数据帧结构是本文所定义的帧结构，其中帧头是用于帧同步;帧长度和类型用于简单判断;校验采用CRC校验来判断数据是否正确。……