谢慧琴+李君+曹立强+万里兮

摘 要： 埋入堆叠芯片技术在实现封装小型化的同时，增加了封装电学设计的复杂性。以一个数字系统为例，详细阐述了埋入堆叠芯片封装结构的电学设计过程。利用电磁仿真软件提取了该封装结构的寄生参数，并通过S参数、延时、反射分析，确定长绑定线为影响链路信号质量的关键因素，其影响直接限制了埋入堆叠芯片技术的应用范围。运用RLC传输线模型分析了长绑定线造成大的信号质量衰减的原因。最后，提出了一种大幅减短绑定线长度并提升链路电学性能的优化结构，拓展了此技术在高速领域的应用。眼图的对比结构表明，新结构能降低链路的阻抗失配，减小信号延时，并大大改善高速信号的质量。

关键词： 埋入堆叠芯片； S参数； 延时； 反射； 眼图

中图分类号： TN710?34 文献标识码： A 文章编号： 1004?373X（2014）16?0138?06

lectrical simulation and optimization of special package structure with embedded stacked?dies

XIE Hui?qin1， 2， LI Jun1， 2， CAO Li?qiang1， 2，WAN Li?xi1

（1. Institute of Microelectronics， Chinese Academy of Sciences， Beijing 100029， China；

2. National Center for Advanced Packaging （NCAP China）， Wuxi 214135， China）

Abstract： The embedded stacked?die technique miniaturizes the package outline of a multi?chip system， but increases the electrical design complexity of the package structure. The electrical simulation and optimization process of the package design of a digital system which utilized this technique is elaborated in this paper. The parasitic parameters of the package structure were extracted by electromagnetic simulation software. By S?parameter， time delay and reflection analysis， the bonding wires were determined to be the critical factors that affect the signal quality and significantly limit the application of embedded stacked?chip technique. The phenomena were then explained by RLC model. In the last， an optimized structure was proposed to reduce the length of bonding wires and enhance the electrical performance of the whole channel. The contrast result according to the eye diagram indicates that the new structure has reduced the link impedance mismatching and time delay， and improved the quality of high?speed signals.

Keywords： embedded stacked?die； S?parameter； time delay； reflection； eye diagram

0 引 言

随着电子产品朝着高密度集成、多功能和小型化方向的不断发展，堆叠芯片（Stacked Die）、封装堆叠（Package on Package，PoP）、封装内封装（Package in Package，PiP）、埋入有源器件和硅基转接板（Through Silicon Via，TSV）等三维封装技术不断发展[1?2]。其中，堆叠芯片技术[3]最早于1998年Sharp（夏普），Hitachi（日立），Mitsubishi（三菱）和Intel （英特尔）共同推出，应用于大规模量产的手机，它也是工业发展最成熟且成本最低廉的3D封装技术。埋入有源器件分为芯片先置型和芯片后置型两种[4]。芯片后置型埋入技术由美国乔治亚理工大学的封装研究中心提出[5]。这种技术是在叠层基板制作完成之后在基板上开腔，然后将芯片埋入该腔体而形成封装结构，芯片和腔体之间的缝隙用有机材料和工程粘结材料填充。……