吴 将 朱志宇

江苏科技大学电子信息学院 ,镇江212003



基于FPGA实现的SIRF模块级流水线设计*

吴 将 朱志宇

江苏科技大学电子信息学院 ,镇江212003

针对粒子滤波算法是计算量大、实时性差，难于硬件实现的特点，本文提出了用于目标跟踪问题的样本-重要性-重采样粒子滤波算法(SIRF)的模块级流水线设计方法。SIRF算法最重要的部分是数据中心，它负责处理模块之间大量的数据传输。整个滤波器使用模块级流水线设计，主要包括粒子生成模块、粒子更新模块、重采样模块、输出生成模块，该设计大大简化了设计流程。模块级流水线通过分布式控制器来实现同步执行，该控制器控制各个处理模块的数据生成和传输。最后利用Xilinx FPGA验证了该滤波器的实时性。

SIRF；模块流水线；目标跟踪；缓冲控制器；FPGA

粒子滤波算法[1]作为实时信号处理算法时工作在数据帧模块上，该算法具有如下2个独特的执行特性[2-3]：1)可以表示为数据流图，节点 (或模块)可以并发执行。虽然每个模块的复杂性不同，但是数据流图都可以清楚地表示各模块之间数据依赖关系；2)数据流图中的每个模块处理每个周期的一组数据。

流水线处理[4-5]将操作执行工作量分成若干个时间上均衡的操作段，从流水线的起点连续的输入，流水线的各操作阶段以重叠方式执行。使得操作执行速度只与流水线输入的速度有关，而与处理所需的时间无关。这样，在理想的流水线操作状态下其运行效率很高。如果某个设计的处理流程分为若干个步骤，而且整个数据处理是单流向的，即没有反馈或迭代运算，前一个步骤的输出是下一个步骤的输入，则可以采用流水线设计方法来提高系统的工作效率。……