王国树，聂友伟，胡友鹏，秦先全，林嘉宇

（1.西藏军区77505部队，拉萨850000；2.沈阳军区65042部队，沈阳110035；3.国防科学技术大学电子科学与工程学院，长沙410073）

基于TMS320C6416的JPEG编码器优化实现

王国树1，聂友伟2，胡友鹏1，秦先全1，林嘉宇3

（1.西藏军区77505部队，拉萨850000；2.沈阳军区65042部队，沈阳110035；3.国防科学技术大学电子科学与工程学院，长沙410073）

结合TI公司TMS320C6416的结构和特点，在分析JPEG编码器结构特点的基础上，阐述了在实现JPEG编码中对算法的软件并行优化实现所做的工作，并在工程中用汇编语言实现了JPEG编码器。在主频为600MHz的TMS320C6416 DSP上处理4008×2672大小的图像数据，在满足一定编码图像质量的前提下，编码器编码速度达到2帧／秒。

TMS320C6416；JPEG标准；并行；优化；超长指令字

1 概 论

TMS320C6416［1］芯片是TI公司推出的新一代并行处理的定点数字信号处理器。它的主频最高可达1.1GHz，最高处理能力达8800MIPS，非常适用于大尺寸静态图像和视频的编解码器，其市场应用前景十分广泛。JPEG是由联合图像专家组（JPEG）制定的第一个图像压缩国际标准，于1992年正式发布。虽然在高压缩比的情况下JPEG2000的压缩性能比JPEG出色，但是在低压缩比时二者的性能差不多，而JPEG的算法要简单得多，有利于硬件实现。在详细分析JPEG中的关键模块并进行优化的基础上，进行汇编语言编程并实现了JPEG编码器。

1.1 TMS320C6416 DSP介绍

实现的硬件选用TI公司的TMS320C6416［2］，它的结构如图1所示。

图1 TMS320C6416的CPU结构图

TMS320C6416 DSP主频最高为1.1GHz，采用超长指令字VLIW结构：拥有两个各自独立的数据通道DA1和DA2；64个32-bit长的通用寄存器（分为A、B两组，每组32个）；8个独立功能单元（.L1、.S1、.M1、.D1、.L2、.S2、.M2、.D2）；6个算术运算单元ALU（32-／40-bit），支持每时钟周期单32-bit、双16-bit或者四个8-bit算术运算；……