邓军勇，蒋 林，曾泽沧

（西安邮电大学 电子工程学院，陕西 西安 710121）

2.5 Gbps收发器中相位锁定检测电路的设计与仿真

邓军勇，蒋 林，曾泽沧

（西安邮电大学 电子工程学院，陕西 西安 710121）

相位锁定检测电路是锁相环环路的关键电路，其性能的优劣直接影响了整个系统的工作。本文描述了相位锁定检测电路的工作原理，根据项目实际提出一种相位锁定检测方案，按照全定制设计流程采用SMIC0.18μm CMOS混合信号工艺完成了电路的设计、仿真。结果表明该电路在2.5 Gbps收发器电路中可以稳定可靠地工作。

相位锁定检测；CMOS电路；锁相环；收发器

锁相环是高速多通道串行收发系统中的关键电路，相位是否准确对齐对于系统性能有着重要影响[1-2]。电荷泵锁相环因其稳定性高，捕获范围大，便于集成等特点而别广泛应用于无线通信、频率综合器和时钟恢复电路中，为保证系统性能，锁相环通常都集成了相位锁定检测电路。

相位锁定检测电路通常包括模拟锁定检测和数字锁定检测两种方法，模拟检测方法采用经鉴频鉴相器PFD 输出的相位误差，产生脉冲信号对外部电容进行充电和放电，以指示当前相位是否锁定，精度往往较低；数字锁定检测方法具有可编程性且设计易于实现等优点，但相位误差参数受锁相环工作环境的影响较大，可能导致相位误差超出锁相环的最大锁定窗口[3-4]。

本文根据2.5 Gbps高速串行收发器的工作实际，设计了双环时钟数据恢复电路中锁相环路的相位检测电路，该电路模拟和数字方法，采用全定制的数字设计，电路工作精度高，可以达到时钟周期的1/218，能够满足G比特级数据收发的性能要求。……