李明浩

目前K-Best MIMO检测器采用的排序选择运算占用了大量硬件资源，使得硬件设计复杂度极高。为了在保证良好的算法性能的同时还能够降低硬件设计复杂度，采用分组排序方式对排序选择运算进行了优化，并在现场可编程门阵列平台上对4×4天线、16QAM调制方式的分组排序K-Best MIMO检测器进行了仿真分析。

K-Best MIMO检测器 分组排序 FPGA

中图分类号：TN92 文献标识码：A 文章编号：1006-1010（2014）-06-0073-04

1 引言

实现MIMO（Multiple-Input Multiple-Output，多入多出）技术的关键部分在于设计出低复杂度、高性能的检测器。由于MIMO系统中常采用最大似然算法作为最佳硬判决检测方法，该算法实施复杂度随着天线数目和调制阶数的增加呈指数级增大，ASIC（Application Specific Integrated Circuit，专用集成电路）或FPGA（Field-Programmable Gate Array，现场可编程门阵列）都只能实现少数目天线的低阶调制方案。为了满足MIMO系统逐渐增长的性能需求，又提出了一种既能够保证BER（Bit Error Rate，误码率）性能又能够降低计算复杂度的检测算法——SD（Sphere Decoding，球形检测）算法，该算法能够保持与最大似然算法相媲美的BER性能，且可大幅降低计算复杂度。

SD算法主要原理是：对于一个以接收信号Y为圆心、以C为检测半径的多维搜索格点，该格点的度量就作为新的搜索半径替换之前设定的半径，通过限制搜索半径，使得计算次数控制在一定的范围内，能够有效降低运算复杂度。根据树形搜索方式的不同，SD算法可分为两种不同算法：DFS（Depth First Search，深度优先算法）与BFS（Breadth First Search，广度优先算法），目前常用的广度优先算法为K-Best搜索算法，即K-Best算法。深度优先算法进行单向搜索，存在反馈路径，不利于高速硬件实现；……