任青莲，高文华，郭 萍

(太原科技大学 电子信息工程学院，太原 030024)

锁相环(phase-locked loop，PLL)是一个相位负反馈系统，通过对输出信号和输入信号的相位进行比较，使两个信号实现同步的电路。被广泛应用于通信、雷达、制导、导航、仪器仪表和电机控制等领域。

对PLL 电路，若电路规格已经确定了，则检相器(PD)、压控振荡器(VCO)与分频器(1/N)的规格/特性一般由器件(PLL IC)决定，设计人员能确定的参数仅是环路滤波器(LF)。而在很多重要场合必须使用高阶环路滤波器，要构成稳定的PLL 电路，环路滤波器的相位裕量非常重要，所以，环路滤波器的设计是决定PLL 特性的关键所在。用传统的方法要进行复杂的计算，或者需要查找规格化曲线，整个过程比较繁琐而且存在较大的困难［1-4］。本文介绍三阶PLL无源环路滤波器的一种设计方法，从PLL 环路相位稳定度与环路滤波器传输函数零点和极点位置之间关系，以及滤波器在零点和极点之间的衰减量与环路截止频率、检相器-VCO-分频器组合传输特性之间关系，综合得出环路滤波器的设计方法，大大简化了滤波器的设计过程。

1 PLL 电路的数学模型与相位传输特性

锁定状态锁相环的数学模型，如图1 所示。

图1 锁定状态锁相环的数学模型

图1 中:Kd为检相器的增益;Kv为压控振荡器的增益;F(s)为环路滤波器的传递函数。

由图1 可知，鉴相器-VCO-分频器组合的传输特性为

ωvpn具有积分特性，可看成是一个积分器模型，其幅频特性增益的斜率为-20 dB/dec，相位特性为恒定的-90°。

PLL 的环路传输函……