【摘要】随着EDA技术的发展，基于硬件描述语言的数字系统设计正越来越流行。本文以数字电路中常见的全加器为基础，介绍如何将硬件描述语言引入到数字电路的学习中，为未来学习可编程器件打下良好的基础。

【关键词】全加器 ;Verilog HDL;多位设计

引言

随着信息时代的来临，“数字”二字正越来越多的出现在各个领域，数字电视、数字通信、数字电影、数字控制……数字化已成为当今信息社会的技术基础，电子技术发展的潮流。

数字电路已从早期的分立元件发展到集成电路，以及具有特定功能的专用集成电路，其设计的复杂度、集成度越来越大，而传统的设计方式已无能为力。为解决这一问题，基于硬件描述语言（HDL，Hardware Description Lan-guage）的全新设计方法应运而生。硬件描述语言是一种用形式化方法描述数字电路和系统的语言，形式上和普通计算机编程语言很相似。利用这种语言，数字电路系统的设计可以从上层到下层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。

传统的数字电路设计方法其设计步骤分为：设计原始状态表、状态化简、状态编码、根据状态转换表建立输入和输出方程，画出逻辑电路并连接。这种方法需要一定的逻辑推导与化简，学习起来枯燥乏味，极易挫伤学习兴趣。但是如果在学习过程中将硬件描述语言加入其中，自行编写程序，从仿真波形中观察信号的逻辑变化，将被动学习变为主动学习，将会更加容易理解和掌握数字逻辑电路。