徐红，叶丰，黄朝耿

（1.浙江工业大学信息工程学院，浙江杭州310023；2.杭州国芯科技股份有限公司，浙江杭州310012；3.浙江财经大学信息学院，浙江杭州310018）

当前在信息与通信领域，无论是为了解决能源问题还是满足产品本身的需要，如何设计低功耗通信电子产品已成为当前国际上的研究热点之一。数字滤波器是各类电子系统中重要的组成部分，从实现的网络结构上可分为有限冲激响应（FIR）滤波器和无限冲激响应（IIR）滤波器。对同样的设计要求，FIR滤波器通常比IIR滤波器需要更高的阶数，但FIR滤波器较IIR滤波器更为优化和简单，且能保证绝对稳定和线性相位，因此在语音图像处理、数字电视系统等领域都得到了极广泛的应用[1-2]。数字滤波器实质上是一系列包括加法、乘法和数据传输在内的运算，最终要用物理器件来实现。当把这些设计好的数字滤波器用现场可编程门阵列(FPGA)器件来实现时[3]，通常用综合后的逻辑单元LE（Logic Element）数来衡量硬件消耗。子项空间技术利用滤波器系数之间的子项共享，可以有效减少滤波器实现时加法器的个数[4-8]，从而降低实现复杂度，节省硬件资源。

1 子项空间及子项共享

图1(a)为FIR滤波器的转置型结构。在这种结构中，输入信号与滤波器的各个常系数h(k)(k=0，1，…，N-1)相乘并送入延时单元，这种操作通常被称为多常数乘法MCM（Multiple Constants Multiplication）问题[9]，可以用移位寄存器和加法器网络来实现。因此，加法器可以进一步分为延迟单元的结构加法器SA(Structural Adders)和常数乘法单元的加法器MBA(Multiplier Block Adders)，如图1(b)所示。……