基于FPGA 的高速长线阵CCD驱动电路
2014-01-21秦远洋周堂兴许武军禹素萍
秦远洋,范 红,周堂兴,许武军,禹素萍
(东华大学 信息科学与技术学院,上海 201620)
高速长线阵CCD(电荷耦合器)具有低功耗,小体积,高精度等优势,广泛应用于航天退扫系统中的图像数据采集[1]。而CCD驱动电路设计是CCD正常工作的关键问题之一,CCD驱动信号时序是一组相位要求严格的脉冲信号,只有时序信号和CCD良好配合,才能充分发挥CCD的光电转换特性[2]。目前CCD驱动电路主要有以下4种方法:IC驱动法,EPROM驱动法[3]。单片机驱动法以及可编程逻辑器件驱动法[5]。前3种方法存在着灵活性差,精度低,可调试性差等特点,本文研究的基于FPGA(现场可编程门阵列)的驱动电路设计方法具有集成度高,可靠性好,调试性好等特点,非常适合高速线阵CCD驱动电路的设计[6]。
1 IL-P4线阵CCD原理
IL-P4是DALSA公司生产的高速线阵CCD产品,具有8192个感光象元,像敏单元尺寸为 7 μm×7 μm,像元总长为57.3 mm。双路奇偶输出,最高工作频率为40 MHz。
1.1 IL-P4的基本结构和工作原理
IL-P4为典型的埋沟道型二相线阵CCD[4]。他由4 241×2个PN结光电二极管构成,其中前面的13×2个PN结用作隔离和后面的32×2个PN结用作屏蔽而被遮蔽的。中间的8 192个光电二极管是曝光像敏单元。光敏元的两侧是用作存储光生电荷的转移栅。转移栅的两侧为CCD模拟移位寄存器,它的有效像素单元(8 192像元)分奇,偶两列转移并分别由OS1,OS2端口输出。
1.2 IL-P4驱动时序分析
IL-P4正常工作时需要五路驱动时序,分别是两相时钟信号CR1,CR2、转移脉冲信号TCK、像元复位信号RST、最后像元读出信号CRLAST。各相位之间必须满足严格的时序要求,才能保证CCD正常工作,各时序的相位关系如图1。……
