基于Cadence的数据采集系统信号完整性仿真与优化

2013-08-13李鹏飞孟令军乔文生

电视技术 2013年3期

李鹏飞，孟令军，乔文生，于磊

(中北大学a.电子测试技术国家重点实验室;b.仪器科学与动态测试教育部重点实验室，山西太原 030051)

责任编辑:时雯

20世纪70年代初发展起来的新型半导体集成光电器件，经过30多年的发展，IC输出开关速度不断提高，电子系统的规模越来越大，工作频率不断提高，信号传输速度也越来越快，为了保证信号传输的质量，出现了对信号完整性的考虑和设计上的优化。另外，对低功耗的高速信号传输器件(如FPGA)常见的内核电压为1.2 V，对外界环境的要求也越来越高，如系统能容忍的噪声裕量，这也突出了信号完整性问题。对于高速数据采集系统，数字逻辑电路的频率达到或超过50 MHz，信号传输速度较高，延迟等就相对减少，建立时间、保持时间均在皮秒级［1］，从而增加了设计的复杂度。因此在高速数据采集系统设计时采用了对关键信号进行信号完整性的仿真，保证关键信号的传输质量，从而得出更为合理的设计。本设计采用具有较强高速信号仿真功能的Cadence软件，完成叠层参数、信号拓扑结构的建立以及布线等造成的影响、信号间的串扰等。

在高速数据采集系统设计过程中，信号完整性上主要解决3个问题:对关键信号建立正确合理的拓扑结构;满足系统相应时序间的配合要求(信号的建立时间、最小脉宽、保持时间以及相位叠加等);进行信号优化设计。