王 宁，田增山，刘 宇，施华雷

(重庆邮电大学 光纤通信技术研究所，重庆400065)

到目前为止，移动通信已经历了100多年的历史，从模拟蜂窝移动通信系统转向数字蜂窝移动通信系统;其业务由传统的电话通信发展为多媒体业务通信［1］。而移动电话是移动通信系统衍生的产物，作为当今社会主流的通信工具，它给人们生活带来方便的同时也存在着很多安全方面的隐患。例如:成为新的不安全因素，给生命、财产、生产安全带来隐患;成为新的泄密渠道，对信息安全构成威胁等。对于移动电话带来的种种问题，目前对其管控的手段主要依靠国家保密工作部门出台的一系列规定限制涉密场所移动终端的使用规定，要使这些规定有效执行，必须辅之一定的技术防护措施［2］。移动终端管控系统作为移动终端管理技术防护措施之一，它包含射频接收机、基带处理、上位机显示等几个部分。其中，基带处理又分为基带处理算法实现和基带处理硬件系统两大部分，基带处理硬件系统的设计和实现对基带处理、乃至整个移动终端管控系统的实现有着不可或缺的重要性和必要性。对于本系统，难点主要表现在基带算法复杂度高，运算量较大，数据吞吐量大;对基带处理的正确性和实时性要求较高。对于这些难点，除了基带算法本身的优化处理外，也可以从硬件角度出发，通过提高基带处理硬件平台的处理速度和实时性来提升整个系统的性能。介于基带处理硬件系统的重要性，故在其设计上需要特别的注意，否则会对移动终端管控系统的整体实现造成瓶颈，达不到管控的效果。

由此可见，基带处理硬件平台是移动终端管控系统的一个重要组成部，设计出一种满足基带处理功能需求的高性能硬件平台，对整个移动终端管控系统的可行性具有重要意义。本文针对移动终端管控系统硬件基带板设计，而基带处理板的功能就是为系统提供基带算法处理的平台，配合算法完成对移动终端上/下行信号解析，完成阻断信令构造，完成数据接收、发送;完成软件控制、任务调度和上位机通信等功能;完成移动终端管控系统基带处理的整体目标任务。

1 系统总体架构框图

基带处理板的硬件平台是移动终端管控系统的基础，其重要性无须多言。经过认真分析系统的功能需求，查阅国内外相关文献，比对各种基带处理方案的优缺点，本系统最终的硬件设计采用多通道FPGA+DSP+ARM的高端组合架构，并合理利用各处理器的优点，相互配合完成各个功能模块的工作。

图1为本设计的框图架构。本系统总体架构以ARM为主控单元，实现对3个基带处理通道任务的调度;同时由ARM通过以太网接口连接上位机，建立人机友好界面与基带处理板联系，实现上位机的控制任务［3］。设计中采用2片FPGA完成对射频前端的接收和发送任务，FPGA硬件电路有很强的并行处理能力，可以做预处理，比如基带处理中的导频信号搜索，需要大数据量，快速处理完成，但是其算法运算架构比较简单，主要是同步相关运算，FFT运算;故利用FPGA处理比DSP实现更快，更合适。而DSP能进一步完成FPGA预处理后的基带数据解析。系统中采用两收一发3片高主频的DSP芯片，其读写指令周期短，运算速度更快，能够提高系统的实时性。

图1 系统总体架构图

2 系统设计需求

移动终端管控基带处理板，是针对移动移动终端基带信号实时处理的硬件系统。系统的基带处理按照其功能按照信号类型上大体分为3类:第1类是对移动终端上行信号实时解析;第2类是对移动终端下行信号实时解析;第3类是基带信号消息构造，发送阻断信令，对移动终端实时管控。

2.1 功能需求

根据系统设计需求，功能需要可以分为以下几个部分:

1)完成对射频前端数据正确、实时接收工作;

2)具有高速基带信号做预处理的功能;

3)在特定算法下利用DSP硬件条件，完成预处理后的数据解析工作;

4)实现在特定DSP硬件中完成消息构造，且构造的消息实时发送至射频前端的功能;

5)具备两个通道接收上下行信号，一个通道发送下行信号功能;

6)实现基带板与上位机数据的双向、实时通信的功能。

2.2 技术需求

1)基带处理板构造特定阻断信令的时间小于2 ms。

2)基带处理板解读上行信道的时间小于3 ms。

3)基带处理板解读下行信道基站配置信息的时间小于4 ms。

4)构造阻断信令到信令发送完成的时间小于5 ms。

5)射频与基带接口交互采用SMA射频接口和4个30芯的欧品连接器;基带处理板与上位机接口采用标准10/100 Mbit/s自适应以太网接口。

3 硬件电路设计

针对图1中的系统硬件框架，电路设计的基本要求是满足各个模块的功能，同时还必须考虑器件的选型、成本和硬件系统的稳定性和可靠性。

3.1 FPGA前端数据处理接口设计

FPGA是基带板和射频中频前端连接的桥梁，是接收、发送数据和发送控制信息的直接接收者和发送者。通过图1可以知道系统中通道1和通道2共享1个FPGA硬件资源，这两个通道均是接收射频/中频数据，从同一个12 bit宽的I/O口进入FPGA，再通过控制信号将两路数据分开。基带板和射频中频板之间的连接由一个30 cm长的传输电缆线，这样会造成信号衰减，送入到终端时驱动能力就不够;解决这个问题可以通过驱动芯片改善，本设计选用的驱动芯片是74LVC164245。相关接口的原理图如图2所示。

图2 基带与射频中频接口原理图

3.2 DSP系统接口电路

基带板卡中最为重要的核心器件是DSP处理器，本文选用TMS320C6416型号的DSP，主频600 MHz，接口操作时钟133 MHz，该处理器的运算速度达到4 800 MInstruction/s(兆指令/秒)，且内部二级缓存空间达到1 Mbyte［4］。

TMS320C6416与FPGA的连接主要体现在数据传输和控制上，包含了DSP连接到FPGA的引脚。DSP利用其EMIFA接口实现对FPGA的无缝连接，EMIFA接口属于高速接口，实际上，C6416的EMIFA的数据接口共有64 bit宽，但是本方案只使用了其中的16 bit。

除了FPGA和DSP之间有数据传输外，还有其他的信息需要传输，这里设计采用SPI(Serial Peripheral Interface，串行外围接口)接口实现。它们之间通信连接如图3所示。

3.3 ARM接口电路

图3 FPGA与DSP接口模块原理图

系统中ARM实现整个系统的任务调度，一方面接收上位机下发的控制信号，另一方面又将3个通道的消息实时传送给上位机。可统计，选用的ARM必须拥有:3个SPI(Serial Peripheral Interface)接口用于和DSP通信;3个串口，其中2个用于和FPGA通信，另外1个用于调试口;1个网口用于和上位机通信;以及多个GPIO口、中断口等。基于以上对ARM性能的要求，本方案选择TI公司推出的处理器OMAP3530，该处理器的MPU(Microprocessor Unit)系统内核采用ARM Cortex-A8，是一款基于ARMv7架构的应用处理器，主频高达为720 MHz，功耗低于300 mW，性能高达2 000 MInstruction/s［5］。嵌入式系统使用的是瑞尔泰科技有限公司(ICE-TEK)OMAP3530MiniBoard，其具有较为完备的通用硬件接口，可以连接市场上通用的计算机设备，且支持Linux操作系统［6］。

不同于DSP和FPGA单向通信接口的设计，系统中ARM与DSP的通信需要实现SPI模式的主从双向传输。而DSP没有专用的SPI接口，利用其MCBSP(Multichannel Buffered Serial Port)来设计SPI。在其传输中，将ARM设置为主模式，DSP设置为从模式，传输只能由主器件发起;如果传输需要被动发起时，需要对传输的方式进行改进，即除了图4所示的4根信号线外，ARM和DSP之间还需要增加一根中断信号线GPIO。

图4 ARM与DSP、FPGA、PC接口模块原理图

3.4 以太网电路设计

系统中网络指令数据的传输是通过标准的RJ45接口连在ARM外围，选用配套的以太网控制器进行传输，本设计选用SMSC(Smart Mixed-Signal Connectivity)公司2008年推出的LAN9220芯片。它是一种全功能单芯片10/100 Mbit/s以太网控制器，专用于对性能、灵活性、集成方便性和系统成本控制有严格要求的嵌入式应用。LAN9220具备与SRAM类型的高性能从接口的集成以太网MAC和PHY。主机总线接口简单但功能强大，可为大多数普通16/32 bit微处理器提供无缝连接。通过集成的校验和卸载引擎，可为接收和发送的以太网数据帧自动生成16 bit校验和。其与ARM的接口原理图如图5所示［7-8］。

图5 网络数据传输原理图

3.5 供电系统

对于高速的系统，在设计的开始电源就应该作为另一个系统级不见考虑。在设计和选择电源芯片时大概需要注意以下几点:

1)电源芯片转换的效率;

2)对于某些器件内核电压和其外设电压需要先后供电;

3)模拟器件和数字器件需要分开供电，大功率芯片也需要单独供电;

4)整个系统所需要的功耗，电源输入和输出应增加适当的滤波电容;

5)增加电源反接保护电路，增加一些LED灯来显示电源，方便观测。

本系统电源入口为+5 V，预计所有器件在程序运行时最大功耗在10～11 W，设计时选用输入为20 W的电源供电。基带板卡涉及FPGA，DSP，ARM等许多器件，需要多种电平，根据需要本文设计了将+5 V转为各种电平的供电系统。

4 测试

4.1 测试目标

本文重点介绍的是硬件设计，对于硬件系统的测试是验证硬件设计方案是否可行、完备、可靠的最基本环节。

4.2 测试内容

1)供电系统测试;

2)FPGA相关接口测试;

3)ARM相关接口测试;

4)DSP相关接口测试。

基带板卡系统实物图如图6所示。

4.3 测试方法和结果

1)供电测试

图6 基带板卡系统实物图

FPGA系统需要1.2/2.5/3.3 V电压，分别使用一组ASM1117芯片供电;ARM模块采用3.3 V电压，使用AS2830芯片供电;DSP模块需用1.4 V/3.3 V电压，分别使用一组TPS54310供电，用万用表测试电压，结果都在0.1 V误差范围内属于正常。

2)FPGA与DSP系统接口测试

FPGA是基带板数据接收器件，预处理后需要将数据送给DSP进一步处理，此为数据接口;DSP需要通过SPI口给FPGA发送控制信息(如增益、频偏等)，此为控制接口。以接收通道为例(发送通道类似)，通道一和通道二共用1个FPGA，每个通道各分配16 kbyte大小FPGA缓存FIFO，构建乒乓处理缓存机制，FPGA通过FIFO向DSP发送数据，比对数据的确定正确性。FPGA与DSP之间测试数据对比如图7所示。

图7 FPGA与DSP之间数据测试(截图)

3)ARM与FPGA系统接口测试

ARM与FPGA通过串口实现信息传输，FPGA接口并无专用的串口，需要用普通I/O口通过程序模拟串口。串口需要两根数据线，分别是数据接收与发送。这里以ARM和FPGA之间的串口测试结果为例来说明设计的正确性:ARM通过应用层向FPGA发送三个已知数据，分别是a、b、c，它们对应的ASCII值分别为97，98，99。而FPGA接收到数据以二进制表示分别是01100001b，01100010b，01100011b，换算成十进制为97，98，99，故FPGA正确接收ARM发送的数据。多次比对ARM发送的数据和FPGA接收的数据，均无数据丢失和错误，由此可知ARM和FPGA之间的串口设计正确。

4)DSP与ARM系统接口测试

DSP选用McBSP接口模拟SPI模式和ARM的SPI接口通信，以实现消息传输功能。测试时，ARM发送已知数据，通过DSP接收存储并观测数据是否正确。基于SPI模式下DSP接收到ARM传送的数据测试如图8所示。

图8 DSP与ARM之间数据测试(截图)

5 结束语

本文充分利用FPGA、DSP、ARM的各自优点，设计了一种多通道基带处理硬件架构方案，实现了良好的人机交互界面，在硬件系统的实时性、高速性有着很好的体现。通过自主设计的基带处理板卡为移动终端管控系统提供了稳定可靠的硬件基础，可以应用在某些通信需要限制或者保障的场所。

［1］李建东，郭梯云.移动通信［M］.4版.西安:西安电子科技大学出版，2006.

［2］张萌，朱海涛.基于虚拟基站的移动终端管控技术研究［J］.保密科学技术，2011(6):60-63.

［3］WANG Wei，WANG Chuncheng.A hardware design of navigation receiver signal processing platform［C］//Proc.Robotics and Biomimetics，2008.［S.l.］:IEEE Press，2008:2139-2143.

［4］Texas Instrument Inc.TMS320C6000 DSP peripherals overview reference guide［EB/OL］.［2012-09-01］.http://wenku.baidu.com/view/b36bf14733687e21af45a921.html.

［5］Texas Instrument Inc.OMAP3530 applications processor production preview［EB/OL］.［2012-09-01］.http://wenku.baidu.com/view/5c8e48cfa1c7aa00b52acbf4.html.

［6］李科煌，杨宇红，孟祥鹏.基于OMAP3530的嵌入式人流关注方向检测系统［J］.电视技术，2011，35(11):121-124.

［7］LAN9220 product features datasheet［EB/OL］.［2012-09-01］.http://1333949-lan9220-abzj.shop.mmic.net.cn/.

［8］Texas Instruments.OMAP35x peripherals overview reference guide［EB/OL］.［2012-09-01］.http://wenku.baidu.com/view/0ff2e618ff00 bed5b9f31d2e.html.