TDD-LTE系统Turbo速率匹配算法及FPGA实现
2013-01-31何登平余利成李小文
电视技术 2013年17期
何登平,高 伟,余利成,李小文
(重庆邮电大学重庆市移动通信技术重点实验室,重庆400065)
在TD-LTE系统中,速率匹配是指传输信道上的比特被重发或打孔。在信道编码后,如果1个码字codeword在1个TTI(子帧1 ms)内使用的RB数目、symbol数目确定以后,该信道的物理资源承载能力,即能够传输的比特数就确定了,如果码字的长度超过信道的承载能力,则需要进行速度匹配,删除一些冗余。
速率匹配的作用是确保在传输信道复用后总的比特率与所分配的专用物理信道的总比特率是相同的。为了匹配物理信道的承载能力,输入序列中的一些比特将被重发或者打孔,以确保在传输信道复用后总的比特率与所分配的物理信道的总的信道比特率相一致[1]。
本文对Turbo编码的速率匹配的算法进行了分析并设计了一种在Xilinx公司的Virtex-6芯片上的实现方法,并对仿真结果与实际结果进行了对比分析。
1 Turbo速率匹配算法
速率匹配算法从速率为1/3的Turbo编码器中通过打孔或重复传输比特。如图1所示,turbo编码器(系统部分,校验0和校验1)3个输出流的每一个用其自己的交织器(称为子块交织器)重新排列。LTE中12个尾比特也被同等的分配到3个流中,使得子块大小Ks=K+4,其中K是QPP交织器的大小。通过将重排的系统比特与2个重排的检验流的交错连接续形成输出缓冲[2]。

图1 Turbo速率匹配原理图
子块交织器采用交织深度位32的“行入列出”的块交织器[3]。
1)每个流中的比特逐行写入具有32列的矩阵(行数由流长度决定),为完全填补矩阵,空比特也被填充到每个流前面。……
登录APP查看全文
