文 燕

（深圳方正微电子有限公司，广东 深圳 518116）

1 高压LDMOS器件的物理特性

建立一个精确的器件模型要基于对相应器件物理特性的深刻理解。因此，我们先简要分析高压LDMOS的器件结构和特殊的物理效应，为准确建模工作的展开打好基础。一个N型LDMOS器件结构如图1所示，LDMOS是一种双扩散结构的功率器件，在栅极边界下沿着横向形成一个有浓度的沟道，长度为Lch。为了增加击穿电压，在有源区和漏区之间有一漂移区，总长表示为Ldr。LDMOS中的漂移区是该类器件与普通MOS区别的关键，漂移区的杂质浓度比较低，因此，当LDMOS接高压时，漂移区呈高阻，能够承受更高的电压。图1所示为LDMOS的多晶扩展到漂移区的场氧上方，充当场极板，会弱化漂移区的表面电场，有利于提高击穿电压。除此之外，LDMOS器件的栅氧厚度、结深等也比普通MOS器件厚。

从图1看出在这种LDMOS结构中，当栅压为正时，沟道区上方会耗尽，漂移区上方会产生积累层，进一步提升栅压后，当满足器件开启条件并且在漏端加正电压时，电子会从源端经过沟道区的反型层和漂移区的积累层到达漏端。另外，由于沟道区与漂移区形成P-N结，会产生空间电荷区，使电子只能从非常靠近器件表面处通过，这样会造成电子在沟道夹断之前在漂移区上方的积累层产生速度饱和，这就是准饱和现象[1～3]。又由于LDMOS是功率器件，在大电流和大电压的作用下，功耗要远大于其他MOS器件，器件工作所产生的热会造成沟道的温度上升，迁移率下降，进而造成电流下降，这就是自热效应。当Vgs大于某一电压时，随着电压的增加，漂移区的耗尽层加宽，使得电流通过漂移区时变得非常拥堵，电流随着Vgs增加的速度明显减缓，漂移区电阻变大，随着漏电压的增加漏电流出现明显的下弯趋势。正是这些特殊结构和固有的物理特性，给LDMOS器件的建模工作带来新的困难。

图1 LDMOS结构

2 建模

首先需要了解结型场效应管（结构如图2）的工作原理，在P型硅片两侧制作两个N+区，与P型形成两个PN结。这两个N+区就是两个栅极，两个N+区之间的P区就是沟道，沟道的两端分别是漏极和源极。在漏极和源极短接的情况下，将两个栅极联接在一起，并在栅极与源极之间外接反向偏置的栅源电压Vgs。因为N+栅区的电阻率远小于P沟道的电阻率，故两个PN结的耗尽区都向沟道扩展，从而使沟道电阻增大。由此可见结型栅场效应管JFET基本上是一个受电压控制的电阻，是一种电压控制器件。

这些现象跟LDMOS的漂移区的特性很像，所以LDMOS的电路模型就用正常的MOS管与JFET管来替代。具体提参示意图如图3，其中gdnoise和gsnoise为电压控制电阻，FJFET为电流控制电流源，Ex1和Ex2同时控制FJFET。

图2 结型场效应管

图3 LDMOS提参等效示意图

根据图3，开始提取LDMOS模型的基本步骤如下：

（1）把低压下的global model与上面建立的macro model组合在一块导入MBP中，macro model如下：

（2）初始化macro model，可取RD、RS为1/2RDSW；

（3）用短沟、道器件，当Vds=0.1时，Ids-Vgs-Vbs曲线进行拟合得到RD、RS的值；

（4）用短沟道器件，当Vds=0.1时，Vbs=0，Ids-Vgs-Vbs曲线进行拟合得到RDSW、RDSWB的值；

（5）用一组L变化的器件，当Vgs低压时，Ids-Vds-Vgs曲线进行拟合得到VSAT、AT；

（6）用短沟道器件，当Vbs=0，Vgs高压时，Ids-Vds-Vgs曲线进行拟合得到PF1、PF2、PF3、PF4…TC1、TC2；

（7）用短沟道器件，当Vbs=-3，Vgs高压时Ids-Vds-Vgs曲线进行拟合得到prds；

（8）最后对所有模型参数进行调整，直到达到与实测曲线很好的拟合为止。

3 提参分析

设计了一套1.0μm 40V的LDMOS模型版，在CMOS工艺线上流片提取参数。图4和图5中的新模型解析值与实测值曲线图是仿真后数值和实测值的对比结果（解析值为实线，实测值为点）。下面根据图形，进行结果分析与偏差比较。

图4是器件在Vds=0.1V、Vgs从0变化到40V时的转移特性。从图中可以看出，测量值与解析值整体符合很好。在Vgs=3V到Vgs=6.8V时出现偏差，最大的偏差点出现在Vgs=3.6V，这时，测量值I=2.079×10-5A，解析值I=2.239×10-5A，偏差值为0.16×10-5A，，符合提参标准。

图5是器件在不同栅压下，Vds从0变化到40V时的输出特性对比。在Vgs＞25V时，解析值与测量值在饱和区出现偏差，表现为解析值比测量值平均高出1.661%；在Vgs＞20V时，线性区与饱和区交接处出现偏差，最大偏差值出现在Vds=18V，偏差为0.18×10-2A，，符合提参标准。在Vgs＜20V时，整体符合良好。

图4 新模型解析值与实测值曲线图（转移特性）

图5 新模型解析值与实测值曲线图（输出特性）

图5的解析值很好地呈现出高压LDMOS的准饱和现象[4]。图5中，当栅压较大时，Vgs从28V到40V时，这时漂移区的耗尽区加大，电子只能从沟道表面很窄的区域到达漏极，这时漏电流Id随漏源Vgs的变化变得不敏感，且不再是等距的上升，电流增长趋势变得平缓，出现了因载流子速度饱和引起的电流准饱和现象。

从图5的解析值还可看出，当Vgs约大于17.5V，Vds约大于20V时，漂移区的耗尽区宽度增大，此时电阻变大，漏极电流下降。也就是说漂移区电阻随电压变化而发生变化。与此同时，电流加大，温度升高，出现了自热现象。因而我们通过用JFET的特性来代替漂移区，很好地模拟了这种特性。

实验结果表明，该SPICE模型转移特性和输出特性的解析值和测量值符合良好，并且比常规的模型更能反应LDMOS器件的固有特性。

4 结论

本文建立了一种简便准确且易于工程应用的高压LDMOS电路模型。该模型不同于以往常规的MOS管模型，而是采用了增强型MOS+FJFET新的电路模型。其中，MOS管模拟LDMOS的MOS管特性，FJFET模拟其他LDMOS特有的特性。通过设计一套1.0μm 40V LDMOS的模型版，在CMOS工艺线上流片提取参数。结果表明，模型解析值与测量值符合良好，而且新模型的解析值很好地体现出了高压LDMOS的准饱和特性、自热现象和漂移区的压控电阻性，也不存在收敛性问题。与常规模型相比，更能反应LDMOS器件的固有特性。该模型的建立可以很好地指导LDMOS器件的工程应用。

[1] AARTS A, DHALLEWEYNN, VAN LANGEVELDE R,et al. A surface potential-based high-voltage compact LDMOS transistor model [J]. IEEE Trans. On Electron Devices, 2005, 52（5）∶ 999-1 007.

[2] 孙玲玲，何佳，刘军.基于表面电势的高压LDMOS晶体管直流模型改进[J].电子器件，2008，31（4）：1 109-1 112.

[3] LIU Chung-Mon, KUO J B. Quasrsaturation capacitance behavior of a DMOS device[J]. IEEE Trans. On Electron Devices, 1997, 44（7）∶ 1 117-1 123.

[4] SU J, FANG J, WU J, et al. Characterization and modeling of a 700V single crystal diffused LDMOS device[J].Microelectronics, 2004, 34（2）∶ 192-194.