柏俊杰，张小云，吴英

VHDL教学实践与探索

柏俊杰，张小云，吴英

VHDL是一门工程性、技术性和实践性都很强的课程，强化VHDL教学对提高学生实践和创新能力非常重要。结合多轮课程教学实践，分析了VHDL教学实施的具体环节，指出了教学过程中出现的问题，并对VHDL教学改革进行了若干探索。

VHDL；教学改革；教学实践；改革探索

VHDL语言是一种用于电路设计的高级语言,是超高速集成电路硬件描述语言，它的英文全写是VHSIC（Very High Speed Integrated Circuit Hardware Description Language）。VHDL语言于1983年由美国国防总部发起创建，1987年成为IEEE工业标准的硬件描述语言，它具有很强的电路行为描述和建模能力，能从多个层次对数字系统进行建模和描述，当前已经被广泛应用于工业自动化控制、智能仪器仪表、数字信号处理和通信等领域，成为现代工业领域中不可缺少的重要角色［1］。

本文结合多届课程教学的实际情况，介绍VHDL教学实践、教学过程中发现的问题，以及教学改革的若干探索。

一、VHDL教学实践

（一）教学目的与任务

笔者从事VHDL教学所面向的对象是本科自动化、测控技术与仪器、电气工程等专业。教学目的与任务是：通过本课程的学习使学生掌握可编程器件、VHDL开发系统软件、硬件描述语言和电子线路设计与技能训练等各方面知识，学会应用VHDL设计数字系统，解决一些简单的电子设计问题，提高学生的实践和创新能力，并为将来从事自动化、测控技术、仪器仪表和电气工程等领域的工程应用打下基础。

（二）理论教学内容

VHDL理论教学共……