张 成，郑明辉

（江苏科技大学 电子信息学院，江苏 镇江 212003）

DDS（直接数字合成技术）是一种新型的数字频率合成技术，它具有频率分辨率高、频率切换快、频率切换时相位连续、稳定度高、可编程、全数字化、易集成等突出优点[1]，因而得到广泛的应用。而FPGA器件具有高性能、高集成度的特点，使用FPGA可以设计开发出性能优良的DDS系统，成为DDS实现的常用方法。

但是，由于DDS数字化实现的固有特点，决定了其输出信号频谱杂散较大。如何抑制DDS输出频谱中的杂散就成为了研究的热点。文中总结了杂散噪声的来源，深入分析了幅度量化杂散并提出了使用FPGA实现抑制幅度量化杂散的有效方法。

1 DDS的基本原理与实现方法

1.1 DDS基本原理

DDS（Direct Digital Synthesizer）技术是一种把一系列数字量形式的信号通过高速数模转换器转换成模拟量形式的信号合成技术[2]。目前使用最广泛的一种DDS方式是利用高速存储器作为波形数据查找表，然后通过某种方式把存储的数据输出并通过高速DAC把数字形式的正弦波转换为模拟量输出[3]。

其中fc为参考时钟（常数），K为频率控制字，N为相位累加器位数；

DDS的原理框图如图1所示。

图1 DDS原理框图Fig.1 DDS functional block diagram

1.2 FPGA及其特点

FPGA即现场可编程门阵列，它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点[4]。FPGA具有高集成度、高可靠性、可反复使用、配置灵活方便等特点，FPGA最大的特点是使用灵活，可以定制各种电路，并且FPGA的时钟频率可以使用分频器或锁相环修改，这给DDS信号发生器的设计带来了方便，本文即利用此特点提出了针对DDS信号发生器的幅度量化杂散的两种抑制方法。……