一种高速开关电容动态锁存比较器分析与设计

2012-09-05范晓捷张凯虹

电子与封装 2012年6期

范晓捷，黄峰，魏斌，李静，张凯虹

（1．中国电子科技集团公司第58研究所，江苏无锡 214035；2．黄山旅游发展股份有限公司云谷索道分公司，安徽黄山，242709）

1 引言

无线通信、高速测量仪器、数字雷达等对应用系统和模/数转换器（ADC）提出了高速度、高精度、大动态范围、宽输入信号带宽、低功耗等指标要求，使得系统对高性能ADC产品的需求日益突出。由于流水线结构可以在较低的功耗条件下实现速度从数十兆到数百兆、精度从10位到16位的模数转换器（ADC），因此成为上述应用场合的ADC实现方式的主要选择[1]。高速比较器作为高速高精度流水线ADC的核心器件，其精度和速度对ADC的性能起着至关重要的作用，比较器较大的失调电压会造成流水线ADC的失码，造成转换错误；比较器速度不够，则不能在要求的时间内完成正确的比较输出，出现亚稳态（metastability）输出。因此，要实现高速高精度流水线ADC，其所用比较器的精度和速度是关键。

由于使用了数字纠错技术，流水线ADC对比较器的精度要求大为降低，因此通常选择低功耗快速的动态锁存比较器。本文基于0.18μm 1.8V CMOS工艺设计了一种可应用于高速高精度模数转换器的动态锁存比较器。论文对该比较器的电路结构和设计原理进行了深入分析，并且详细说明了比较器的版图实现。