孙作亮，李廷军，钟洪声

（电子科技大学 电子工程学院，成都611731）

引 言

频率源是通信系统、雷达系统、仪器仪表等现代电子系统的核心部分之一，其性能的优劣直接影响到整个系统的稳定性。目前的频率合成方法有多种，其中，应用广泛的有直接数字频率合成技术（Direct Digital Synthesis，DDS）和锁相式频率合成器（Phase Locked Loop，PLL）两种，但二者又有各自的优缺点。DDS具有较高的频率精度和杂散抑制，但宽频带是其实现难点；而PLL具有较高的频率输出带宽，但是输出频率不可避免的相位噪声和杂散是其缺陷［1］。本文论述的宽带步进频率信号源设计结合了二者的优势，能够产生低噪声杂散并且高输出带宽的信号。

由于近些年来，宽带步进频率信号以其独特的优势在通信和雷达系统中得到了广泛的应用，因此，本文重点讨论LS波段宽带步进频率信号源设计方法，考虑到FPGA具有较高的系统集成和时序控制性能，设计采用Xilinx公司的spartan3 系列FPGA 进行频率源模块的配置和控制，使频率源输出的频率能够满足设计要求。

1 频率合成器的工作原理

频率合成器芯片采用ADI公司的宽带频率合成器芯片ADF4350。该芯片是一款内部集成VCO、鉴相器、电荷泵、分频器等的低噪声杂散PLL（锁相环）芯片［2］。VCO基波输出频率范围为2 200～4 400 MHz，支持小数和整数N 分频，利用输出端的1／2／4／8／16分频电路可以产生带宽为137.5～4 400 MHz频段内的任意频率。片上VCO 内核由3 个独立的VCO 组成，其输出灵敏度为33 MHz／V，每个VCO 使用16 个重叠频段，可以仅通过0.5～2.5V 压控范围，便可以控制整个频带的频率输出，该芯片采用5 mm×5 mm 封装，具有集成度大、可靠性强、功耗低等特点。……