包清明， 潘红兵

(海军工程大学电子工程学院，武汉 430033)

0 引言

在现代测试中，内建自测试(Built-in Self Test，BIST)［1－2］技术是满足系统可测试性和故障诊断要求的重要手段。BIST的主要部分包括测试序列生成器，测试响应分析器和测试控制器等。其中测试序列生成器主要有确定性测试序列生成器，伪随机测试序列生成器以及混合测试序列生成器。确定性测试生成主要是通过确定性算法，如 D 算法［3］、PODEM 算法［4］等，计算出电路的全部故障测试序列，然后将其存储到BIST的ROM中。它能产生最小测试序列集，施加测试时间较短，故障覆盖率高，测试效率较高。但其序列的计算过程复杂，在电路规模较大时，用于存储测试序列的硬件开销较大。

伪随机测试序列生成器通常采用线性反馈移位寄存器(Linear Feedback Shift Register，LFSR)来实现［5］，其所需成本小，硬件实现简单可靠。但是伪随机测试生成方法的故障覆盖率难以提高，且不能解决难测故障的问题。为了克服线性反馈移位寄存器作为伪随机码生成器的缺点，提出了重播种LFSR和ROM混合测试生成结构［6－7］，用 LFSR 产生加权随机测试码［8］等混合测试序列生成方案。然而加权测试生成法需要存储数量较大的测试加权集，硬件开销大，重播种方案中种子产生的伪随机测试序列是等长的，其冗余随机测试序列仍较多。

针对此问题，本文提出一种变周期重复播种测试生成法。该方法可以有效地跳过测试生成序列中的冗余序列，缩短总的测试序列长度，在保证故障覆盖率的条件下，减少测试施加的时间，从而提高测试效率。……