陈庆旭，孙 曼，植 涌

(四川大学电气信息学院，四川 成都 610065)

由于种种原因造成数字信号传输的数据流出现误码，从而导致接收端产生图像不连续、跳跃等现象，因此信道编码就显得尤为重要。信道编码可增加通信的可靠性，极大地避免传送码流中误码的发生，并在信道中加入纠错、交织等处理误码的技术。该文介绍了DVB－C系统中编码器的实现，将其分为扰码、RS编码、卷积交织、QAM调制4个部分，并对其中的RS编码和卷积交织做了重点介绍，提出一种基于FPGA的实现方案。

1 DVB－C系统的硬件实现

图1为DVB－C编码系统的硬件实现图。

图1 DVB－C编码系统的硬件实现图

DVB－C编码系统的硬件实现包括5个部分:

1)PCI接口。该系统采用Altera公司CPLD MAXII系列中的EPM1270256C5实现PCI接口。因为MAXII的功耗和成本大幅降低，资源密度和性能却显著提升，非常适用于接口协议，又因为只在EPM1270和EPM2210的I/O Bank 3中有PCI钳位二极管，故此设计选用EPM1270256C5［1］。

2)DVB－C编码器。该系统采用Altera公司的CycloneIII系列中的EP3C55F484C6完成了编码器的设计。

3)ADC。ADC模块采用ADI公司的AD9777数模转化器，它非常适合那些要求高调制精度(即64 QAM以上)的应用，可以抑制模拟混频操作固有的镜像，从而减少滤波级的数量，降低实现3G和宽带频谱发射所需硬件的成本［2］。

4)I/Q调制器、本振信号。I/Q调制器采用ADL5385，它是一款硅单芯片正交调制器，设计用于50～2200 MHz频率范围。其出色的相位精度和幅度平衡可以为通信系统提供高性能中频或直接射频调制。ADL5385 从两路差分基带输入获得信号，并将其调制到两个彼此正交的载波上。两个内部载波均源自一路单端、外部本振输入信号，其频率为目标载波输出频率的两倍。……