王 娟， 杨明武

（合肥工业大学 电子科学与应用物理学院，安徽 合肥 230009）

随着当代电子技术的迅速发展，各种高速电路系统已经渗透到人们生活的各个领域。一个电路系统如果没有较好的信号完整性，就不能良好地工作，甚至可能完全不工作。对于大多数电子产品而言，当时钟频率超过100MHz时，信号完整性效应就变得很重要了。随着电路的集成度与时钟频率的不断提高，信号的完整性问题已经严重影响到产品设计的成功与否。本文针对互联线对高速电路带来的几种常见信号完整性问题进行分析［1－2］。

1 高速电路信号完整性

高速电路是指由于信号的高速变化，使得一些在低速电路中没有发生的模拟特性发生了变化的电路。通常约定如果传输延迟大于驱动端信号上升沿的1／2，就认为此类电路是高速电路并产生传输线效应。一般当数字电路的频率达到或超过50MHz，且工作在此频率之上的电路部分占整个系统的1／3以上，就可以称为高速电路。

信号完整性（Signal Integrity）广义上是针对在高速产品中由于互联线引起的所有问题，它主要研究互连线与数字信号相互作用时其电气特性参数如何影响高速产品的性能。这些问题可以归结为噪声、时序、电磁干扰（EMI）3个大类。互联线对高速电路的影响大部分为噪声问题，常见的噪声问题有振铃、反射、串扰、开关噪声等，而所有与噪声有关的效应都与下面4类特定噪声源中的一种有关［3－4］：

（1）单一网络的信号完整性，在信号传输或返回路径上由于阻抗突变而引起的反射与失真。……