卢振钧 ， 肖扬灿

（1.通信信息控制和安全技术重点试验室 浙江 嘉兴 314033；2.中国电子科技集团公司第三十六研究所 浙江 嘉兴 314033）

随着现代通信技术的迅速发展，信号的调制方式向多样化发展，解调技术也随之不断向前发展。为了对高速大带宽的信号进行实时解调，现在很多的解调关键算法都是在高速硬件上用可编程逻辑器件（FPGA）实现，利用FPGA强大的资源和实时处理能力来快速的实现信号的跟踪、锁定和解调。但是，基于硬件的实现方案和基于软件的方案相比，往往存在不能迅速适应调制样式改变的问题。为了有效解决这个问题，笔者通过基于FPGA部分动态可重构技术，提出了相应的解决方案。

1 FPGA部分动态可重构技术介绍

从九零年代以来，随着FPGA芯片技术的逐步成熟和发展，FPGA在各个领域中的应用逐渐扩大，芯片内部的资源规模也成倍增加。但是，随着FPGA容量的扩大，FPGA的设计和实现也渐渐出现了下面的瓶颈问题：

1）FPGA芯片内部布线随着设计复杂度的增加，布线的难度成平方增加，布线的时间也成倍增加。

2）对于大容量的FPGA，为了保证设计时约定的性能，为了满足时序约束条件，最终实现版本的实际资源利用率反而下降。

3）大容量的FPGA一旦设计完成后，对其进行部分模块的调整和优化经常需要很长时间。

在此上述这些原因的基础上，FPGA的重配置技术应需而生[1]。FPGA重配置技术分为完全重配置技术和部分动态可重构技术两种。其中FPGA完全重配置技术就是通过FPGA外部的配置处理单元，通过对FPGA配置管脚的编程，来实现整个FPGA内容的切换，这种方式在目前已经得到了较为广泛的应用。……