宋奇伟，陆安江，张正平

（贵州大学 贵州省微纳电子与软件技术重点实验室，贵州 贵阳 550025）

随着当今集成电路技术遵从摩尔定律的快速发展，在深亚微米级甚至纳米级工艺下电源电压及MOS管特征尺寸不断降低，器件的诸多性能已达到瓶颈。因此，各种高性能模拟或混合集成电路如∑－Δ调制器、开关电容滤波器和流水线A/D转换器中的高性能运算放大器[1]的研究已成为当今的热点。速度和精度是模拟集成电路中均很重要的性能指标，前者需要器件有大的带宽，短沟道以及单极点系统设计；后者则需要在小偏置电流、长沟道、多级放大器设计的同时实现高增益[2]。因此两者的实现必然会产生设计上的冲突，而这种矛盾也激励着电路设计师去根据应用的需要的同时折中考虑并且创新电路结构来满足系统的要求。

1 电路的选择

1.1 主运放的选择

高速运算放大器作为Pipelined ADC中的一个重要模块，它的特性直接决定了电路系统的整体性能，对于作为ADC前置放大器的设计，运放要有大的单位增益带宽和高的开环增益；同时，要兼顾功耗以及输出摆幅、共模抑制比（CMRR）等参数的考虑。共源共栅结构能够对速度和精度有很好的折中，已广泛应用于运算放大器、基准源和滤波器等模拟器件中。它总的划分有两种结构：套筒式共源共栅结构（telescopic-cascode）和折叠式共源共栅结构（fold-cascode）。

套筒式共源共栅运放只有两条支路组成，功耗较小，且由于次主节点附近的寄生电容较小，所以带宽更大，速度更快。……