封斌 齐德昱

(华南理工大学计算机系统研究所，广东广州510640)

随着硅片制造工艺技术的发展，微处理器芯片上的晶体管数目已达到十亿数量级，并且片上晶体管的密度仍然按照摩尔定律持续增加.结构设计者在面对高性能需求压力时，可充分利用硬件和器件技术的发展，通过芯片上丰富的逻辑资源实现附加的应用专用硬件，使系统整体达到较高的性价比，以满足具体应用对性能和能耗的需求.目前，芯片级硬件加速常用的方法有协处理器和指令集扩展，如浮点协处理器、先进精简指令集处理器(ARM)中的CP15协处理器、密码协处理器［1］、多媒体扩展指令集MMX等.

高级加密标准(AES)已在网络通信安全等领域得到广泛的应用［2－4］.Soliman 和徐志军等［5－6］给出了AES协处理器的实现方案，可在不修改微处理器内部结构的条件下获得较高的加速比.但在资源受限的嵌入式系统环境下，如无线传感器网络、智能卡、射频标签等，用协处理器实现加密算法的硬件加速缺乏灵活性，并需要更大的芯片面积，产生较大的系统功耗，此时，用扩展指令集的方法，可在不明显增加系统成本和功耗情况下，显著提高系统处理速度.Arif和 Heinrich 等［7－8］在 NiosII处理器上将 AES算法作为一个整体用硬件逻辑实现，并给出了对应的扩展指令，但都是将整个加密流程作为一个整体用扩展指令实现，此种方式实际上与协处理器法消耗的面积相同但效率更低，未体现出扩展指令面向细粒度任务进行硬……