程 丹，王连明

（东北师范大学应用电子技术研究所，吉林 长春 130024）

基于NIOSⅡ多核技术的Hopfield神经网络硬件实现方法

程 丹，王连明

（东北师范大学应用电子技术研究所，吉林 长春 130024）

为了充分发挥人工神经网络所具有的并行计算、分布式存储的优点，提出了将NIOSⅡ多核技术应用于Hopfield神经网络硬件实现的方法.采用中断方式和SDRAM实现多核之间的通信，并将所实现的硬件用于数字识别，验证了多核通信方法应用于神经网络硬件实现的有效性和可行性.

SOPC；NIOSⅡ；多核通信；Hopfield神经网络

人工神经网络是由许多个神经元组成的、并行分布式的多处理器结构，每个神经元对应一个处理器.现有的神经网络实现方法大都采用通用计算机单核处理器对人工神经网络算法进行模拟，这种方法实质上不能够体现人工神经网络并行分布的网络结构和处理能力.

NIOSⅡ处理器是Altera公司推出的第二代用户可配置的、基于RISC的通用32位软核处理器，是特有的基于通用FPGA架构的软CPU内核.NIOSⅡ系列32位RISC嵌入式处理器具有每秒执行超过20亿条指令的性能，在低成本FPGA中实现后成本只有35美分.由于处理器是软核形式，具有很大的灵活性，可以在多种系统设置组合中进行选择，以满足成本和功能要求［1－2］.

一个FPGA系统中可以配置多个NIOSⅡ软核，从而构成NIOSⅡ多核系统，文献中用NIOSⅡ多核技术实现了前馈型人工神经网络——BP神经网络［3－8］.本文采用NIOSⅡ多核技术来模拟人工神经网络，每个NIOSⅡ软核可以模拟人工神经网络中的一个或若干……