万军华,刘瑞通

(1.湖南理工学院 信息与通信工程学院,湖南 岳阳 414006;2.西南交通大学 电气工程学院,成都 610031)

基于VHDL的多功能数字闹钟设计

万军华1,刘瑞通2

(1.湖南理工学院 信息与通信工程学院,湖南 岳阳 414006;2.西南交通大学 电气工程学院,成都 610031)

针对多功能数字闹钟的设计提出了三种可行性设计方案,并对这些方案的优缺点进行了比较论证,在充分考虑各种方案优缺点的前提下,选择利用FPGA芯片来设计多功能数字闹钟.本设计选用可编程器件FPGA采用硬件描述语言VHDL按照自顶向下的设计方法设计了数字闹钟的各个模块,并对各个功能模块进行了软件仿真.

VHDL;FPGA;数字闹钟;状态机;电子琴

引言

随着电子技术的发展,特别是大规模集成电路的研制和发展,电子电路的设计变得越来越复杂,这使得采用了“自顶向下”设计思想的EDA解决方案得到了广泛的应用,从而极大地提高了设计效率,缩短了产品的研制周期.再加上其采用硬件描述语言作为输入、库的引入、设计文档管理、强大的电路仿真功能和知识产权的保护等优点[1],使其在现在大规模电子设计中得到了广泛的应用.

硬件描述语言VHDL是EDA的重要组成部分,VHDL语言具有很强的电路描述和建模能力、与具体硬件电路无关和与设计平台无关的特性,以及良好的电路行为描述和系统描述能力.

针对现代社会生活对时间观念越来越重视和对生活质量要求越来越高的现状,本文设计了一种以FPGA为核心、以Xilinx公……