马 寅

（中国空间技术研究院 载人航天总体部，北京 100094）

0 引言

在日益复杂的航天器电子系统中，用户可配置的 FPGA由于其功能配置的多样性与可重复性以及进行海量数据处理时的灵活性与高效性，逐渐承担起更多的任务。

然而，采用SRAM工艺的FPGA受空间高能粒子影响较大，其内部配置存储器的逻辑状态常常由于粒子撞击而翻转，即发生单粒子翻转（SEU）。如果翻转发生在逻辑功能区，可能导致航天器的功能中断；如果翻转发生在RAM单元，可能导致数据错误或者丢失[1]。

近年来，针对SEU的容错研究有了很大发展。随着SRAM型FPGA不断的技术革新，容错技术也呈现多样化。总的来说，SRAM型FPGA的容错技术分为两大类：第一类是作用于前端的SEU屏蔽，包括各种抗辐射加固结构设计、新的高性能抗辐射CMOS工艺等[2]。这类技术可以带来抗辐射能力的显著提高，但一般都要在附带性能上作出牺牲，如可实现的高速时钟频率往往要下降一半以上，实现成本也由于对工艺的更改而大大增加。第二类是作用于后端的SEU恢复，如错误检测和纠正编码（EDAC），以及 Xilinx公司提出的刷新（scrubbing）、回读检测等[3]。这类技术在实现成本和性能牺牲上要优于第一类，但由于翻转形式多样，同样不能保证百分之百的容错。

只有同时结合两类容错技术，既做到前期尽量避免翻转发生，也做到后期尽量恢复已经发生的翻转以避免其累积，才可以获得最佳的抗辐射性能。前期屏蔽的设计方法已经比较成熟，本文将着重讨论针对Xilinx公司高性能的Virtex系列FPGA的抗SEU设计对配置逻辑部分采用回读比较后刷新；……