赵擎天，尉广军，张自宾

（军械工程学院导弹工程系，河北石家庄050003）

随着数字信号处理技术在应用领域的迅速发展，以DSP处理器(如TI的TMS320系列)为应用系统核心器件的传统DSP技术，由于其硬件结构的不可变性和固定的数据总线宽度，很难满足用户对DSP系统可重配置性或可定制性的要求。而以大容量、高速度的FPGA为核心器件的现代DSP技术的出现成功解决了以上问题。FPGA内嵌有可配置的高速RAM、PLL以及硬件乘法累加器等DSP模块。因此，用FPGA实现数字信号处理可以很好地解决并行性和速度问题，而且其灵活的可配置特性，使得以FPGA为核心器件的DSP系统易于修改、测试及硬件升级。

本文利用Altera公司推出的一个面向DSP开发的系统级设计工具DSP Builder，在深入研究JPEG算法原理的基础上，设计了JPEG算法模型，并在Matalab/Simulink环境下进行了算法级仿真；最后将算法编译下载到FPGA硬件上，利用DSP Builder的HIL(Hardware In Loop)功能，由Simulink通过下载电缆向硬件输入测试数据，然后将测试结果送入Simulink中显示。采用这种方法实现了硬件级的仿真验证。

1 DSP Builder介绍

DSP Builder开发工具是Altera公司提供的数字信号处理平台,它是一个系统级(或算法级)设计工具,架构在多个软件工具之上，并把系统级和RTL级两个设计领域的设计工具连接起来，最大程度地发挥了两种工具的优势。DSP Builder依赖于MathWorks公司的数学分析工具Matlab/Simulink，以Simulink的Blockset出现，可以在Simulink中进行图形化设计和仿真，同时通过SignalCompiler把Matlab/Simulink的设计文件(.mdl)转成相应的硬件描述语言VHDL设计文件(.vhd)，以及用于控制综合与编译的TCL脚本。而对后者的处理可以由FPGA/CPLD开发工具Quartus II来完成。……