景建方 朱华兵

(海军工程大学 武汉 430033)

基于FPGA的自动化集成平台搭建*

景建方 朱华兵

(海军工程大学 武汉 430033)

设计并搭建了数字电路自动化集成平台,直接完成从电路图protel网络表向VHDL语言描述的对应转化,并通过可编程逻辑器件进行集成取代原电路的分立数字逻辑器件。该设计适用于缺乏技术资料的进口武器装备指控系统电路板集成优化。protel网络表提供了相应电路的元件信息和信号传递信息。设计算法,分四步依次提取待集成电路数字逻辑部分的网络表,对应VHDL语言描述的信号定义和端口定义,元件例化定义和信号赋值。通过xilinx ISE软件综合结果验证转化的正确性,对分立的原逻辑器件进行功能仿真验证和时序仿真验证。生成比特流文件对FPGA进行配置,进行实验验证。目前已完成某指控系统文件编辑电路板的集成,证明了设计的有效性。

自动化集成平台;FPGA;protel网络表;VHDL

Class NumberTN402

1 引言

进口武器装备随着服役年数的增加,指控系统电路板发生故障的频率也出现上升的趋势。解决的方法是单一地从国外进口,不但耗费了大量的军费开支,而且养成了对进口备件的依赖,这在一定程度上限制了我军的装备保障能力,影响我军的战斗力。为了改变这种状况,对电路板进行备件研制从而取代单一进口具有很重要的意义。

武器装备出口方出于技术保密,出口装备的同时只提供了指控系统的使用手册,并没有提供相关的设计资料,不能通过由上往下的功能模块划分完成系统集成。传统的电路板备件研制是一对一的仿制。电路板调试的过程中存在大量的困难,往往需要很长时间才能完成一块电路板的研仿。采用可编程逻辑器件FPGA进行电路集成,取代原电路板众多的分立数字逻辑器件,可加快研仿的速度,提高电路板的集成度,稳定性,可靠性和可维修性。针对这种需求,本文基于FPGA搭建了自动化集成平台。

2 Protel网络表向VHDL语言描述转化原理和流程

2.1 转化原理

网络表是电路原理图编辑器和PCB编辑器之间的接口,从电路原理图中生成的网络表包含元件信息和连接信息。网络表文件可以用来进行PCB自动布线及电路的模拟仿真。VHDL语言对数字逻辑电路的层次化描述包括:端口定义,元件例化,信号定义和信号赋值。通过一定的算法,这些描述都可以从网络表直接提取。

2.2 转化流程

为了实现protel网络表向VHDL语言描述的直接转化,各个步骤都要设计相应的算法流程,在此基础上进行综合并搭建软件平台,具体流程如图1所示。

图1 转化流程框图

3 自动化集成软件平台的搭建

3.1 建立参照数据库

本文所涉及的指控系统电路板多达57块,分立的数字逻辑器件1000多种。因此,搭建通用的软件平台就必须先建立逻辑器件数据库。建立数据库的目的在于提供参照,数据库内包含数字逻辑器件的VHDL端口定义和功能定义。针对转化过程中出现的元器件不能识别等问题,及时进行数据库更新和软件重新编译。为了便于及时查询数据库,选择了桌上型的数据库Paradox,配合table组件和query组建进行查询。

3.2 建立工作窗口

工作窗口是软件平台的核心,选择了Memo组件建立工作窗口,Memo组件控制文本内容的方法丰富,可完成C++语言的字符操作和 C++Builder对C++扩展以后的AnsiString类型的字符串操作。工作窗口可以分为三个部分,Memo3窗口完成待集成数字逻辑电路网络表的提取和端口、信号定义的提取。Memo2窗口完成元件例化的VHDL定义提取和信号赋值提取。Memo3窗口显示转化完成后的VHDL描述程序并导出。

3.3 建立功能按钮

为了实现相应的功能,共设置了6个按钮组件。分别为:载入,虑化,转换,导出,清空,结束。各按钮完成的功能如下:

3.4 自动化集成软件平台界面

软件平台使用C++Builder编译如图2所示。

图2 自动化集成软件平台界面

3.5 算法流程设计和关键代码

由于元件例化定义和信号赋值定义算法流程比较简单,本文不做介绍。提取数字电路网络表、信号定义、端口定义算法流程是搭建软件平台的关键。为了提高编写代码的成功率,本算法流程设计采用串行化的设计方式,将总流程划分为三个子流程。

子流程1:滤除与集成无关的模拟电子器件元件描述;

子流程2:滤除模拟电子器件传递的信号;

子流程3:滤除与集成无关的数字逻辑器件传递的信号,如cd4050,cd4504等数字逻辑缓冲器件传递的信号,如图3所示。

子流程3相关代码编写如下:

图3 子流程3算法流程框图

3.6 转化实例及验证

本文涉及的指控系统文件编辑电路板多达57块,以文件编辑电路板为例,验证转化的有效性。由于网络表和转化后的电路VHDL语言描述过于冗长,本文不予描述,仅给出原电路板电路图和VHDL语言描述综合后的结果,如图4,图5所示。单一逻辑器件的功能仿真和时序仿真在此也不做赘述。

4 自动化集成硬件平台的搭建

本设计选用xilinx公司性价比最高的Spartan-3E系列FPGA搭建硬件集成平台。Spartan-3E系列具有系统门数从10万门到160万门的多款芯片,是在Spartan-3成功的基础上进一步改进的产品,提供了更多的I/O端口且单位成本更低。其主要特点如下所述:

1)采用90nm工艺;

2)大量用户I/O端口,最多可支持376个I/O端口;

3)端口电压为 3.3V、2.5V 、1.8V、1.5V 、2.2V;

4)单端端口的传输速率可达到622Mbps,支持DDR接口;

5)最多可达36个专用乘法器、648B RAM、231分布式RAM;

6)更宽的时钟频率以及多个专用片上数字时钟管理(DCM)模块。

5 结语

本文搭建了基于FPGA的自动化集成平台,很好地解决了在进口武器装备电路板备件研制过程中的一系列难题。硬件集成技术可分为两种:由顶向下功能模块划分的系统集成方法和由底向上分立逻辑器件的组合集成方法。前一种方法不适合缺少技术资料的进口武器指控系统电路板的集成。本文搭建的软件平台能够直接完成电路pro-tel网络表向数字逻辑电路VHDL语言描述的转化,适用于电路板数字电路分立逻辑器件的集成,可缩短电路板备件研制的时间,提高电路板的稳定性和可维修性。

[1]潘松.EDA技术实用教程[M].北京:科学出版社,2004

[2]曾祥萍.ISE集成开发环境下基于FPGA的数字设计[J].电脑知识与应用,2006(12):156～158

[3]侯伯亨,顾新.VHDL硬件描述语言与数字逻辑电路设计[M].西安:电子科技大学出版社

[4]杨之廉.超大规模集成电路设计方法学导论[M].第二版.北京:清华大学出版社,1999

[5]余明兴,吴明哲,黄世阳,等.Borland C++Builder 6程序设计经典.[M]北京:科学出版社,2004

Establishment of Automatic Integration Platform Based on FPGA

Jing Jianfang Zhu Huabing
(Naval University of Engineering,Wuhan 430033)

This paper designs and establishes automatic integration platform for digital circuit.On the platform protel netlist can be translated to VHDL description directly.The correlative circuit can be integrated by FPGA in place of the seperated logic component of the circuit.Protel netlist provides with information of component and signal transfer.By a certain arithmetic,the netlist of the digital part of the circuit for integrating,port definition,component definition and signal evaluation can be picked up by four steps.By xilinx ISE synthesis result,the exxactness of the translation can be validated.The effectiveness of the design can be validated by the simulaion of the seperated component.FPGA can be configured by the bit document to do experiment to validate the design.At present,the ducument edit circuit of some controlling system has been integrated on this paltform.The result approves the activeness of the design.

automatic integration platform,FPGA,protel netlist,VHDL

TN402

2010年8月17日,

2010年9月20日

景建方,男,硕士研究生,研究方向:集成自动化。