孙 博，黑 勇，乔树山

（中国科学院 微电子研究所 专用集成电路与系统实验室，北京 100029）

1 引言

随着半导体技术的发展，芯片的集成程度不断提高，规模不断增大，越来越多的设计出于开发时间以及开发效率的考虑，开始采用SoC设计方式，将已有的可复用IP核集成在一个芯片上实现某种功能。虽然SoC有诸多优点，但其复杂程度也使芯片的测试面临新的考验，需要付出更多的时间和成本。典型的SoC芯片中通常包含PLL，A/D，D/A等模拟单元，片内存储器，CPU核和ASIC核等IP核，这些模块都有不同的故障表现形式，因此，需要根据各自特点采用不同的测试方法。选择合适的测试方案对于SoC的可测性设计非常重要。

近年来，国际组织以及企业都对数字电视产业投入了极大的热情，并制定出许多成熟的标准，比如欧洲的DVB-T标准、日本的ISDB-T标准以及中国的CMMB标准。本文以一款500万门级数字电视SoC芯片作为设计实例，描述基于该款SoC芯片的可测性设计方案。由于SoC芯片中多种模块需要不同的测试方法，本设计采用测试控制模块统一控制各种测试，节省片外管脚。针对片内存储器，采用存储器内建自测试（Memory Build-In-Self-Test，MBIST）的方法进行测试。其余数字逻辑采用基于扫描链的扫描测试，利用片内PLL进行实速测试，可测试多种故障类型，最大程度地覆盖所有故障点，以达到较高的测试覆盖率。同时采用测试压缩减少芯片的测试成本。

2 芯片结构及测试目标

本文介绍的数字电视基带SoC芯片包含1个PLL，2个AD，1个8051处理器核，215块片内存储器以及大量数字信号处理模块和外围接口模块，芯片结构如图1所示。……