牛 堃，陈恩庆，杨守义

（郑州大学 信息工程学院，河南 郑州 450001）

1 引言

近年来，随着DSP和FPGA技术的发展，OFDM技术广泛应用于数字音频广播（DAB）、非对称数字用户环线 （ADSL）以及基于IEEE802.11a标准的无线局域网 （WLAN）等领域。相对于传统单载波传输系统，OFDM系统对载波频偏和定时误差的敏感程度很高，如果同步未能达到一定的要求，将造成系统性能的急剧下降[1-2]。通常的符号同步算法在硬件实现时，往往需要占用较多资源，对芯片性能要求较高。

笔者介绍了一种采用短训练符号的符号定时方法，并进行了硬件结构的设计与简化，在一定信噪比条件下达到了同步性能与资源占用之间的平衡，最后在FPGA中进行了仿真与验证。

2 符号同步算法基本原理

IEEE802.11a标准[3]规定了物理层数据单元（PPDU）的帧结构，也就是基带调制处理器所要生成的数据结构，如图1所示。

帧头部分包括训练符号和SIGNAL符号。训练符号包括10个周期重复的短训练序列（STS）t1～t10和 2个周期重复的长训练序列（LTS）T1～T2，STS 的符号间隔为正常OFDM符号间隔的1/4，LTS的符号间隔与正常OFDM符号相同。SIGNAL符号中包含后续数据的调制类型、编码数据和数据长度等接收机需要的信息。

本文的符号同步算法是基于IEEE802.11a标准的短训练符号来实现的，首先接收机在空闲时要不断检测接收信号的能量，以判断是否有数据帧到达，如果到达，开始进行接收信号与短训练符号的互相关运算，寻找峰值位置，最终完成符号定时。

帧检测采用滑动窗信号能量检测的方法，计算滑动窗口R中接收信号的能量，滑动窗口长度取短训练符号长度D，其公式为