亓　静　刘　萍

摘要：基于FPGA并行性对车牌识别系统中重要组成部分——字符分割，提出一种适合硬件并行实现的结构，并在system Generator中完成了模型的建立以及优化。并行操作分为两个时间段：第一个时间段，通过循环迭代求出字符上下边界；第二个时间段，字符上下边界位置的使能控制与字符分割位置的控制信号并行作用于数据路径，产生有效像素。硬件仿真结果满足了时序要求，证实该结构的可行性。由于并行逻辑的建立，实现速度大大提高，体现出了FPGA的并行性在性能提高上的极大优势。