基于ＦＰＧＡ的线阵ＣＣＤ驱动时序电路的设计

2009-03-19袁金凤陈文艺李凯

现代电子技术 2009年3期

关键词：驱动

袁金凤　陈文艺　李　凯

摘要：CCD在现代光电子学、精密仪器等方面的作用是不可估量的。在特殊需要或加特殊功能时，驱动时序往往需要自己设计。以TOSHIBA公司的线阵CCD器件TCD1500C为例，通过研究CCD的工作特性和时序电路波形图，用FPGA来设计驱动时序，使之达到应用要求。并通过改变时钟频率或增加光积分周期内的时钟脉冲数，从而改变光积分时间。

关键词：CCD器件；时序电路；驱动；光积分时间

中图分类号：TP333.5+3文献标识码：B

文章编号：1004-373X(2009)03-160-03

Design of the Driving Time Sequence Circuit of Linear CCD Based on FPGA

YUAN Jinfeng,CHEN Wenyi,LI Kai

(Xi′an Institute of Post &Telecommunications;,Xi′an,710061,China)

Abstract：CCD is used in modern photoelectronics,precision instrument and many aspects.Usually,the driving time sequence is designed under special condition or special uses.This paper takes linear CCD device TCD1500C as example,by researching the character of CCD and sequence circuit waveform,designs driver circuit waveform that uses FPGA and enables it to meet the application requirements.By changing the clock frequency or increasing the cycle-integral number of clock pulses,thus changing optical integration time.

Keywords：CCD device;time sequence circuit;driver;optical integration time

0 引言

电荷耦合器件(Charge Coupled Devices,CCD)是一种图像传感器，它在工业、计算机图像处理、军事等方面都得到广泛的应用。目前CCD的应用技术已成为集光学、电子学、精密机械与计算机技术为一体的综合技术，在现代光子学、光电检测技术和现代测试技术领域中起到了相当大的作用。因此，CCD的作用是不可估量的。然而，CCD要正常工作是要驱动时序的，虽然有些CCD往往自带驱动，但是在特殊需要或需要加特殊功能时，CCD驱动往往需要自己设计，例如曝光时间可调等功能。

现场可编程门阵列(Field Programmable Gate Array，FPGA）是在PAL,GAL,EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

由于FPGA具有易修改，在线编程等特点，可根据不同要求进行在线配置，从而升级方便。另外由于FPGA集成度高，可将系统的部分或全部功能集成在一片芯片上，可减小系统硬件复杂度。

2 CCD工作原理和特性参数

TCD1500C是一种高灵敏度、低暗电流、5 340像元的线阵CCD图像传感器，其像敏单元大小是7 μm×7 μm×7 μm;相邻像元中心距也是7 μm;像元总长是37.38 mm。其驱动时序图如图1所示。TCD1500C在驱动脉冲作用下开始工作。

由图1可知，CCD的一个工作周期分为两个阶段：光积分阶段和电荷转移阶段。在光积分阶段，SH为低电平，它使存储栅和模拟移位寄存器隔离，不会发生电荷转移现象。存储栅和模拟移位寄存器分别工作，存储栅进行光积分，模拟移位寄存器则在驱动脉冲的作用下串行地向输出端转移信号电荷，再由SP进行采样和保持，最后由OS端分别输出。RS信号清除寄存器中的残余电荷。在电荷转移阶段SH为高电平，存储栅和模拟移位寄存器之间导通，实现感光阵列光积分所得的光生电荷势阱中，此时，输出脉冲停止工作，输出端没有有效电荷输出。由于结构上的安排，OS先输出13个虚设像元信号，再输出45个哑元像元，然后再输出5 340个有效像元信号，之后再是12个哑元信号，输出1个奇偶检测信号，以后便是空驱动(空驱动的数目可以是任意的)。

2 芯片的选择以及设计平台概述

FPGA选择的是ALTERA公司的FLEX10K系列的EPF10K10LC84-4，他是一款典型在线可编程FPGA器件。

设计选择的平台主要是Modelsim。Modelsim仿真工具是Model公司开发的，它支持Verilog DHL,VHDL以及他们的混合仿真，可以将整个程序分布执行，使设计者直接看到它的程序下一步要执行的语句，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值，可以在Dataflow窗口查看某一单元或模块的输入输出的连续变化等，比Quartus自带的仿真器功能强大的多，是目前业界最通用的仿真器之一。仿真都正确无误后再用Quartus Ⅱ软件来综合和下片。本程序采用Verilog硬件描述语言编写，其可移植性和可读性都好。

3 CCD驱动时序的设计和实现

由图1所示，其设计方法是：在系统最佳工作频率下，通过基本计数单元产生CCD工作所需的波形，保证CCD正常工作。根据TCD1500C的技术手册，可以看出时钟Φ为典型值0.5 MHz时，占空比为1∶1；输出复位脉冲ΦRS为1 MHz，占空比为1∶3，采样保持脉冲ΦSP=1 MHz，脉冲宽度为100 ns。根据所给出的时序关系图可以得到转移脉冲ΦSH，时钟Φ，复位脉冲RS，采样保持脉冲SP等控制信号的时序图。由于1个ΦSH周期中至少要有5 411个Φ脉冲，即TSH>5 411T。由此可知，改变时钟频率或增加光积分周期内的时钟脉冲数，就可以改变光积分时间。即通过积分时间控制信号A1，A2，A3控制积分时间的改变；000～111分别控制8档积分时间变换。000时间最短，111时间最长，可以通过软件动态设置积分时间，实现CCD光积分时间的智能控制。部分实现程序如下：

always @ (posedge CLK_20M or negedge RESET)

begin

if(~RESET)

rs_count ＜= 5′h00;//复位信号计数器

else if(rs_count == 5′h13)

rs_count ＜= 5′h00;

else

rs_count ＜= rs_count + 1′b1;

end

always @ (posedge CLK_20M or negedge RESET)

begin

if(~RESET)