张　强等

摘要：本文介绍了一种用FPGA实现的HDLC转E1的协议控制器，能实现将速率为N×64Kbps（N=1～124）的HDLC数据分接至M路（M=1～4）E1信道中的传输，并允许各路E1的最大时延为64ms。讨论了E1帧结构设计和系统的FPGA实现方法。

关键词：帧结构；HDLC；E1；FPGA