PCI9052板卡语音处理器设计研究

2022-09-08苏焕坤

电子元器件与信息技术 2022年6期

苏焕坤

中国电子科技集团公司第二十研究所，陕西西安，710068

0 引言

计算机领域以及通信领域当中PCI总线的应用十分广泛，相应的接口电路的实现以及开发设计也变得更加重要。通常，针对PCI接口电路的功能实现有以下几种方法。（1）使用特殊的总线接口整体布局，以及可编程逻辑器，采用FPGA以及CPLD来实现该功能具有一定程度上的难度，所以一般需要相关人员投入大量的时间成本和精力成本。（2）使用专用的接口来完成总线接口电路的开发和设计，一般会选择采用PLX生产的PCI总线电路。PCI9052芯片能够支持PCI2.1协议，具有带宽大、传输数据速度快等特点，能够更好地简化设计步骤，避免用户使用复杂的总线协议。

1 PCI9052 芯片简介

1.1 PCI9052 芯片主要性能

在PCI9050芯片研发之后，PCI9052芯片通过使用更加高性能、低成本的PCI接口芯片，由PLX进行运转并使用PQFP包，将本地总线通过软件设置为非多路总线或者是多路总线，具有极高的传输率。能够使用多种本地类型的总线，使用PCI芯片能够将其转换成PCI总线所对应的总线功能。通过使用内部电路的总线时钟，PCI9052芯片能够独立地工作。与此同时，使用编程软件对PCI9052芯片的本地总线进行参数配置，使得其能够支持非多路复用的本地总线或者是多路复用的本地总线。在查询模式下编程时，信号用于生成等待状态[2]。

1.2 PCI9052 芯片功能特点

初始化和重置，当设备通电时，内部PCI9052芯片寄存器通过PCI总线复位信号复位，并在本地总线上发送设备复位信号。重置设备后，PCI9052芯片开始读取EEPROM数据。如果第一次读取的数据不是FFFFH，则PCI9052芯片认为存在有效的EEPROM，并且仍在读取；否则，它将认为EEPROM无效。在读取和写入EEPROM之前，将CNTRL控制寄存器起始位设置为“1”，然后使用CNTRL生成EEPROM串行时钟，然后从EEDI引脚发送指令代码。在发送命令后，如果引脚为“0”，则表示可以读取和写入。要完成操作，请将CNTRL设置为“0”。要禁用对本地配置注册表的访问，请设置CNTRL注册表。设备和制造商登记册：主要用于识别设备和制造商的类型。状态寄存器：包含有关PCI总线的信息。命令寄存器：设置此寄存器以控制对PCI总线的访问，用于访问本地配置注册表内存的PCI基址寄存器。

2 方案设计

2.1 总体设计

PCI板卡话音处理器是一种基于PCI总线的语音通信系统，硬件电路主要通过双口RAM和PCI9052芯片与上层处理器完成信息交换。硬件采用“MCU+双口RAM+ JAMBE2000+PCI9052+AD/DA”架构，MCU主要完成数字语音数据处理的功能；双口RAM主要完成与其他单元数据交换的功能；PCI9052芯片是继PCI9050芯片之后，由PLX运行的一种廉价、低成本、高性能的PCI目标接口芯片，用来接收PQFP包。通过软件可以将本地总线设置为8/16/32位多路总线或非多路总线，数据传输速率高达132Mbs。PCI9052芯片完成接口转换等功能；语音压缩芯片完成数字语音数据压缩、解压功能；A/D、D/A转换器完成语音数据的A/D、D/A变换；放大器电路主要完成语音模拟信号的处理过程主要完成业务数据处理。系统整体设计框图如图1所示。

图1 系统整体框图

2.2 硬件设计

2.2.1 数据处理模块

数据处理模块核心部分由MCU和双口RAM组成，用于完成数据交互、处理等功能。MCU选用ST公司的STM32F103C8，对标型号为中电58所的CS32F103C8塑封（N级）。CS32F103C8使用高性能ARM-32位RISC M3内核，最大工作频率为72MHz，内置高速内存（高达64K闪存字节和20K SRAM字节），丰富的输入和输出端口以及连接到两条APB总线的外围设备。JM7026选自58 Institute of Dual Ports RAM，是一款真正的双端口RAM，允许两个左右端口同时读写数据[3]。每个端口都有自己独立的控制信号、地址线和数据线，也可以高速访问数据，可以与最快的处理器一起使用。深度和宽度扩展可以通过主从模式实现。数据处理模块原理框图如图2所示。

图2 数据处理模块原理框图

2.2.2 话音处理模块

话音部分由JAMBE 2000, AD73311和TL082组成，话音输入信号通过TL082运放放大传给AD用来转换，AD将模拟信号转换成数字信号给到JAMBE 2000。JAMBE 2000对A/D转换器发送的数字语音进行压缩，按照帧格式进行打包并发送到编码输出缓冲区，对解码器输入缓冲区中的数据包进行解压缩和恢复，并发送到转换器，以完成数字语音的编码和解码功能。JAMBE 2000是一种带解码系统的高性能多速度语音编码系统。语音编码和解码速度在2400～9600bps和50bps之间变化。即使是2400bps，它仍然可以保持自然的音质和语音清晰度。有独立的语音编码和解码单元，可以同时执行语音编码和解码任务。所有编码和解码操作都可以在系统内部执行，无需额外的内存[4]。这些特性使其非常适合数字语音通信、语音存储和其他需要数字处理语音的场合。话音处理模块原理框图如图3所示。

图3 话音处理模块原理框图

2.2.3 PCI模块

PCI部分由PCI9052和EEPROM组成，话音数据主要通过双口RAM和PCI9052芯片与上层处理器完成信息交换，接收PQFP包。通过软件可以将本地总线设置为8/16/32位多路总线或非多路总线，数据传输速率高达132Mbs，话音处理板对外接口的所有数据控制都由MCU完成，对PCI总线数据由MCU控制双口RAM和PCI9052完成数据收发，板间数据通过PCI总线传输。EEPROM的主要任务就是来存放PCI9052的启动程序，保证上电后PCI就能正常工作。PCI模块原理框图[5]如图4所示。

图4 PCI 模块原理框图

2.2.4 复位设计

系统可实现上电复位、软件复位、看门狗复位，复位设计可接收外部全局复位信号，同时外接706看门狗芯片，看门狗选用中电58所JS706T型号。由MCU喂狗，看门狗输出WDO信号连接MR，当MR为低电平时发送复位RST信号，实现系统全局复位，电路原理如图5所示。

图5 复位设计

2.2.5 外围接口设计

（1）RS-232调试串口。为了在项目前期方便调试，PCI板卡接出RS232通用调试串口，串口转换芯片采用S M3 23 2，波特率设置为115200bps，且简单易实现，数据通信可靠性高，电路原理如图6所示。

图6 RS232 原理设计

（2）JTAG调试接口。为了在项目前期方便在线调试及程序加载，PCI板卡接出JTAG调试口，引出JTAG接口到调试面板，实现简单、可靠、方便的前期独立调试，设计如图7所示。

图7 JTAG 原理图设计

（3）外部电源防护。对外部输入的12V、5V电源，采用专用电源防护及TVS管和光耦进行过流过压和浪涌防护。

2.3 软件配置

PCI9052芯片是继PCI9050芯片之后，由PLX运行的一种廉价、低成本、高性能的PCI目标接口芯片，在上电之后，语音处理单元主要的工作步骤包括以下几步。首先，PCI9052芯片在上电之后，确保能够在串行的ROM当中加载出来数值的详细信息[6-8]；紧接着，将该数值存入相对应的寄存器当中；最为关键的在于需要设置串行EEPROM的配置，主要包括中断寄存器、设备的相应数值参数，以及芯片的地址空间等[9-10]。