APP下载

基于DDS的功率合成与雷达相噪改善机理的研究

2021-11-03章顺蔡晓波徐学伟

电子技术与软件工程 2021年16期
关键词:时钟雷达芯片

章顺 蔡晓波 徐学伟

(中国电子科技集团公司第十四研究所 江苏省南京市 210000)

1 引言

预警机是空基预警探测体系的信息枢纽和指挥中心,它集预警探测、情报融合、情报分发和指挥控制等多功能于一体,负责对空中、海上以及地面目标进行大范围搜索、跟踪与识别,并指挥己方的导弹、飞机、火炮、舰船以及其他火控系统[1]。在近代历次战争,特别是海湾战争、科索沃战争以及利比亚战争中,预警机均发挥了极其重要的作用,已成为现代化战争中不可缺少的重要武器装备。此外,预警机还可以将探测传感器、通信网络、作战平台、指挥系统和作战人员高效实时地融合于作战体系中,起到了战场效能倍增器的作用,极大地增强了体系作战的能力[2]。

为适应现代化高科技战争的特点,对雷达要观测的目标种类、测量参数等都提出了许多新要求。雷达应能观测隐身目标、小型目标和低空目标,在强杂波、强干扰和硬打击条件下工作,具有目标分类、识别能力等更使雷达发展面临巨大挑战[3]。

采用相控阵天线技术的雷达成为相控阵雷达,和传统雷达天线相比,相控阵天线具有波束指向、波束形状快速变化能力,易于形成多个波束,可以在空间实现信号功率的合成[4]。这些特点使相控阵雷达可以完成多种雷达功能,具有稳定跟踪多批高速运动目标的能力。即使在单部发射机功率受到限制的条件下,我们也能获得所求的特大功率,为增加雷达探测作用距离、提高雷达测量精度和观测包括隐身目标在内的各种低可观测目标提供了技术潜力[5]。

雷达是空中预警机的核心,雷达对探测作用距离和精度有很高的要求,发射机是雷达系统的重要组成部分,现代雷达为了获得好的相参处理增益以及对杂波的抑制能力,大都要求发射机输出的信号频率具有好的相干性和稳定性[6]。而频率稳定度是发射机设计的关键之一,因此研究频率稳定度十分重要。相位噪声是发射机的一项非常重要的性能指标,它对电子设备和电子系统的性能影响很大。从频域看,它分布在载波信号的两旁,按幂律谱分布。发射波形的相噪则是决定雷达探测作用距离和精度的重要因素[7]。

2 相位噪声的定义

相位噪声(Phase noise)是指系统(如各种视频器件)在各种噪声的作用下引起的系统输出信号相位的随机变化。它是衡量频率标准源(高稳晶振、原子频标等)频稳质量的重要指标[8]。

相位噪声的起因有以下几种:放大器噪声和非线性克尔效应,也即自相位调制(SPM)和交叉相位调制(XPM)和四波混频,但一般在分析的时候,只考虑到自相位调制引起的相移效应。

一般理想的载波信号可以表示为[9]:

其中:A 为信号的幅度,f0为信号的频率,2πf0t 为信号的相位。在现实工程中,信号的相位和幅度是变化的,可以表示为[10]:

对于某个信号的稳定度,我们在频域中一般用信号的相位噪声表示,实际上它表示在频域内,信号在信号频谱中的寄生输出,对于这个寄生输出,我们把频域内相位噪声定义为偏离载频多少赫的傅里叶频率上[13](以fm表示)每单位频带的单边带功率与信号功率的比值来衡量,单位是dBc/Hz。由于离散的寄生输出对于fm来说,分布是不均匀的,所以相位噪声是fm的函数[14],表示为:

一般取对数表示为:

3 相位噪声的影响

电子技术的发展,使器件的噪声系数越来越低,放大器的动态范围也越来越大,增益也大有提高,使得电路系统的灵敏度和选择性及线性度等主要技术指标都得到较好的解决。随着技术不断提高,对电路系统要求必须低相位噪声,在现代技术中,相位噪声已成为限制电路系统的主要因素。低相噪对提高电路系统性能起到重要作用[15]。

当目标超低空飞行时,雷达面临着很强的地面杂波,要想从强地杂波中提取信号目标,雷达必须要有很高的改善因子。因为这些杂波进入接收机,经混频后,很难把有用信号与强地物反射波分离开,尤其对低速度运动目标,并接近地面时,发现目标就变得非常困难,这时只有提高雷达改善因子[16]。

为了提高低空检测能力,提高对低空突防目标的发现能力,信号的低相噪非常重要,雷达能从强杂波环境中区分出运动目标,则要求雷达必须全相参产生出极低相噪的发射信号和接收机本振信号及各种相参基准信号[17]。

4 功率合成的理论分析

S1(t)和S2(t)两路信号初始相位一致,因此

合成噪声功率为:

N1(t)和N2(t)两路噪声非相关,因此所以

合成信号的相噪为:

完成功率合成的相位噪声取对数为:

通过以上的理论分析可得结论,完成2 路信号功率合成得到的信号,相位噪声性能优化3dB。接下来我们通过实验验证此结论。

5 芯片原理和系统框架

频率合成技术起源于上个世纪三十年代,当时采用的频率合成方法是直接频率合成。它是利用混频、倍频、分频的方法由参考源频率经过加、减、乘、除运算,直接组合出所需要的频率。他的优点是捷变速度快,相位噪声低。但由于结构复杂,价格昂贵,很快被淘汰。在此之后出线了间接频率合成。这种方法主要是将相位反馈理论和锁相环技术运用于频率合成领域,即所谓的PLL 频率合成技术。PLL 频率合成技术克服了直接式频率合成的许多缺点,特别是它易于集成化,使得体积小、相位噪声低、杂散抑制输出频率高,但它的频率切换时间相对较长。随着数字信号理论和超大规模集成电路的发展,在频率合成领域诞生了技术性的革命,那就是直接数字合成技术DDS(Direct Digital Synthesis)。这是一种频率合成的新方法,频率转换时间短、频率分辨率高、输出相位连续、控制灵活方便,但其频率上限较低且杂散较大,极大地限制了DDS的推广和应用。随着电子技术的发展,各类电子系统对信号源的要求越来越高,如何抑制DDS 输出信号中杂散也就成了研究热点。

DDS 系统的核心是相位累加器,它由N 位加法器与N 位相位寄存器构成,类似一个简单的计数器。每来一个时钟脉冲,相位寄存器的输出就增加一个步长的相位增量值,加法器将频率控制数据与累加寄存器输出的累加相位数据相加,把相加结果送至累加寄存器的数据输入端。相位累加器键入线性相位累加,累加至满量时产生一次计数溢出,这个溢出频率即为DDS的输出频率。正弦查询表是一个可编程只读存储器(PROM),存储的是以相位为地址的一个周期正弦波的数字幅度信息。将相位寄存器的输出与相位控制字相加得到的数据作为一个地址对正弦查询表进行寻址,查询表把输入的地址相位信息映射成正弦波幅度信号,驱动DAC,输出模拟信号,低通滤波器平滑并滤除不需要的取样分量,以便输出频谱纯净的正弦波信号。

国内某公司有一款内部包含四路DDS,每路有独立控制的相位、频率、幅度控制字,最高工作频率可达2.5GHz 的芯片。它支持线性扫描、非线性扫描、频率键控、相位键控、幅度控制、RAM 扫描等功能。芯片内部集成 4 个高精度 DSS,确保良好的动态性能。多芯片同步下,内部集成硬同步功能及 TDC 软同步功能。

单路DDS 相噪性能的提升上限是芯片本身的性能,由于重新优化DDS 芯片设计、工艺,以及DDS 芯片外围时钟电源电路的难度是非常大的,因此,单路信号的相噪性能提升十分有限,为了产生更好相噪的波形,如果我们用多路不相参的信号做功率合成,再通过现场可编程门阵列FPGA(Field Programmable Gate Array)调节每一路信号的初始相位,使之全部一致,再做功率合成,从理论上说,2 路合成相噪性能可以优化3dB[18]。

为了完成这个方法的验证,我们设计了一个使用4 片DDS 芯片做功率合成的电路系统,电路框图如图1。通过FPGA 控制同步时钟管理芯片的输出同步时钟,以及配置4 片DDS 芯片寄存器,使芯片输出4 路点频信号,为了保证每路信号不相参,我们用每个DDS 芯片的第一通道做两两功率合成[19]。

图1:DDS 信号功率合成原理框图

电路在设计时,为了保证功信号功率合成时相位一致,要保证每一条时钟、每一路信号和FPGA 离散控制信号链路的板内走线全部等长。通过FPGA 控制时钟管理芯片,使4 片DDS 芯片同步输出相同频率的连续波信号,并且让4 路输出信号的初始相位同步,让这4 路DDS 信号做功率合成,以达到信号合成功率最大、相噪性能最好的目的[20]。

此外,为了保证每一路DDS 输出信号不相关,每一片DDS 工作需要的模拟2.5V、1.2V 和数字2.5V、1.2V 分别用4 片LDO (Low Dropout Regulator,低压差线性稳压器)线性电源单独供电。此外,为了最终测试相噪不受开关电源的开关频率影响,我把每一片DDS芯片单独置于一块子板上,母板是开关电源、FPGA 以及对外控制信号,子板上独立产生DDS的4 个线性电源品种,子板和母板间用射频和高速连接器盲插对接,最后,在一块单独的、和数字电路部分隔离的模拟电路板上做信号的功率合成,以达到射频信号不受数字电路电源开关频率干扰的目的。

DDS的采样时钟供2.4GHz,系统时钟为100MHz,4 片DDS的第一通道都产生50.1MHz 的点频信号,下一节是测试结果。

6 实验结果与分析

通过FPGA 调节时钟相位,让4 片DDS 芯片产生的4 路信号初始相位一致,最终得到的波形用示波器测量如图2所示,所有信号的初始相位一致以便进行功率合成。

图2:4 路同相位DDS 信号的时域波形

通过相位噪声测试仪测量,我们可得,2.4GHz 信号源,单路DDS 芯片,2 路DDS 芯片合成以及4 路DDS 芯片合成得到信号的相噪分别如图3,图4,图5 和图6所示。

图3:2.4GHz 信号源的相噪性能图

图4:单路DDS 信号的相噪性能图

图5:2 路DDS 信号合成的相噪性能图

图6:4 路DDS 信号合成的相噪性能图

表1是这些DDS 芯片信号在距中心频率1kHz 处的相噪数据,50.1MHz 点频信号在1kHz 处,单路DDS 信号的相噪是-145.02dBc/Hz,2 路非相关信号合成的相噪是-146.90dBc/Hz,4 路非相关信号合成的相噪是-149.8dBc/Hz,两两合成,相噪指标虽然没有提升到理论上的3dB,但是考虑到线路误差和测量误差,这种信号功率合成的方法对提升系统相噪性能是很有效的。

表1:不同信号相噪表

7 结束语

直接数字频率合成是一种新型的频率合成技术,它代表了频率合成技术数字化发展的新方向。但是,DDS 所固有的杂散和噪声,并且在频率升高时杂散和噪声也随之增加,相噪性能也会有一定的损失,使它的应用范围有一定的限制。所以如何减少DDS 输出中的杂散和噪声成分提升相噪性能,是当今DDS 研究中的核心问题之一

本文以DDS 芯片为基础,讨论了多路DDS 信号合成与雷达相噪改善性能的关系,通过实验测量,验证了多个信号合成,主信号功率合成,非相参噪声未合成,可以提升系统相噪性能的结论,满足了现代电路对高质量信号的要求,具有广阔的发展前景,这种技术可以大范围运用在预警探测相控阵雷达上。

猜你喜欢

时钟雷达芯片
有雷达
别样的“时钟”
古代的时钟
雷达
芯片测试
时钟会开“花”
多通道采样芯片ADS8556在光伏并网中的应用
基于空时二维随机辐射场的弹载雷达前视成像
现代“千里眼”——雷达
74HC164芯片的应用