李丽 王文欢 王岚

摘要：通过对数据处理组件DDS输出频率超差问题的分析，找到造成该问题的原因，并制定相应的解决措施及纠正预防措施。

关键词：数据处理组件;DDS;频率偏差

1 问题概述

某产品在工厂进行例行试验，试验过程中出现自检频率跟踪异常故障。经分析，引起自检频率跟踪异常的原因是数据处理组件上的DDS时钟异常导致。

2 问题定位

数据处理组件设计两路时钟输入，一路为内时钟，选用40MHz贴片晶振，作为调试使用;另一路为外时钟，来自信号处理组件的8MHz时钟，经由板上倍频芯片倍频为40MHz，作为最终交付状态使用，40MHz时钟经由时钟Buffer驱动输出3路，其中2路输出给FPGA作为系统工作时钟，1路输出给DDS作为参考时钟输入。

检查发现，该数据处理组件未将时钟电路调整到最终交付状态（外时钟电路），DDS参考时钟输入管脚实际连接了内时钟电路，内时钟电路采用贴片晶振作为时钟输入，经过时钟Buffer驱动后作为DDS电路的工作时钟。

本设计中所选型的晶振型号为XO75-NAGRC-40MHz，频率温度稳定度为±25ppm，即随着温度的变化，每1MHz可能存在±25Hz的偏移。而本次出现故障的环境条件为温湿高试验的冷干温升阶段，即五分钟内从-55℃升温到-45℃，在上电测试阶段，产品整机及数据处理组件实际温度在-50℃左右，超出了所选用晶振的工作温度范围，造成频率稳定度进一步恶化到-36ppm，进而给DDS信号输出带来了-360Hz左右的频率偏差。

将内时钟晶振断开，采用外时钟的方式进行试验。在恢复外时钟电路时发现，数据处理组件原理图设计中，倍频器输出时钟的网络名与时钟Buffer输入端的网络名不一致，导致印制板上倍频器输出的40MHz未能连接到时钟Buffer的输入管脚，因此临时采用飞线的方式将倍频器芯片输出的40MHz时钟连接到时钟Buffer的输入管脚进行验证。通过内外时钟测试结果的差异，可以得出结论，造成本次故障的原因是调试使用的内时钟未断开，造成内时钟晶振在“温度-湿度-高度”试验的冷干温升阶段频率稳定度恶化，造成DDS输入时钟频率偏差较大，进而造成DDS信号输出频率偏差超出350Hz的误差范围。

3  机理分析

DDS芯片选型为JS9854，其他模块向DDS提供数字3.3V、模拟3.3V电源和40MHz工作时钟，ARM通过SPI接口进行配置，最终输出DDS信号。

40MHz的参考时钟输入到DDS芯片后，经过内部的参考时钟缓冲器输出40MHz作为芯片内部的系统时钟，用于芯片内部各功能模块。

JS9854中有5种可编程的工作模式，DDS工作在单音模式（Single-Tone），在这种模式下，DDS内核的核心是相位累加器。相位累加器的作用是将输入频率转换为相位的变化。

对于一个正弦波，虽然它的幅度不是线性的，但是它的相位确实线性增加的，DDS正是利用这一特点来产生正弦信号。例如一个360°的圆形，根据DDS的频率控制字的位数N，把360°平均分成2的N次等份。假设系统时钟为Fc，输出频率为Fout，每次转动一个角度360°/2N，则可以产生一个频率为Fc/2N的正弦波的相位递增量。选择恰当的频率控制字M，使得Fout/Fc=M/2N，就可以得到所需要的输出频率Fout=Fc*M/2N，相位幅度转换通过相位累加器，得到合成Fout频率所对应的相位信息，然后相位幅度转换器把0°～360°的相位转换成相应相位的幅度值，即得到所需要的频率及幅度的信号。

在本设计中，主复位以后，系统输出信号的频率为0，相位为0，I和Q DAC输出一个直流信号。通过对所有或者部分28个程序寄存器编程，可以得到所需的输出信号。

输出频率由频率调节字（FTW）决定，存在如下公式：

FTW=（Fout×2N）/Fc

其中FTW为频率调节字，Fout为输出频率，Fc为系统时钟，N为相位累加器的分辨率（此例中为48位），频率的单位是Hz。DAC输出的正弦波的频率最大为系统时钟的一半。频率的变化是连续的，也就是说新频率的第一个采样相位等于上一个频率的最后一个采样相位。

通过以上公式可以看出，输出频率Fout和系统时钟Fc呈线性正相关，因此在温湿高试验的冷干温升阶段，当DDS参考时钟输入由频率温度稳定度恶化到-36ppm的内时钟晶振提供时，这个频率温度稳定度被带进DDS芯片的系统时钟，进而也被带到输出信号中。设计输出频率为10MHz±2260Hz、10MHz±1668Hz、10MHz+5750Hz和10MHz-2250Hz，根据计算，会带来-360Hz左右的频率偏差，超出故障判定门限值，故产品整机报故。当改到外时钟的方式后，根据实际测量结果，在温湿高试验的冷干温升阶段，DDS参考时钟输入频率精度为-1.25ppm，因此DDS信号输出频率偏差在-10Hz左右，不会超出故障判定门限值，产品整机不会报故。

4  解决措施

對数据处理组件进行改版设计，将倍频器输出和时钟Buffer输入的网络连接上，采用倍频器输出的40MHz作为整板系统时钟。改版后的数据处理组件随整机进行了验证，测试结果符合指标要求。

5  结束语

数据处理组件采用内时钟电路作为DDS参考时钟输入，造成DDS系统时钟在“温度-湿度-高度”试验的冷干温升阶段环境条件下频率精度恶化，输出信号频率偏差较大，超出故障判定门限值，导致产品整机报故。通过将数据处理组件将倍频器输出和时钟Buffer输入的网络连接上，采用倍频器输出的40MHz作为整板系统时钟问题得以解决。

参考文献

[1]杨毅明.数字信号处理.北京：机械工业出版社，2012

[2]张涛，陈亮.现代DDS的研究进展与概述[J].电子产品世界，2008.01